Спасибо, vicnic. Вторая картинка понятна. Но у меня засада, что между площадками проводники нужно всунуть.
А на первой какой шаг площадок, толщина проводников?

совершенно безосновательное заявление.
Что шаг 1мм, что 0,5мм на станции паять. Разницы нет.
Реболл (надеюсь, что не в ручную шары катаете), также совершенно не вызывает проблем. Более того, на пасту это делать проще.

Первая картинка - S3C6410, FBGA424, шаг 0.5 мм
Минимальные проводник-зазор 83 мкм, переходные 150 мкм с площадкой 400 мкм, толщина платы 1.0 мм
Вторая картинка - DM3730CPB, CBP515, шаг 0.4 мм
Минимальные проводник-зазор 85 мкм, переходные 150 мкм с площадкой 400 мкм, толщина платы 1.0 мм

Можно в первом ряду сделать площадки овальными.
У тех плат что я делал были следующие характеристики по первому ряду:
1) Площадка 0.3*0.275, маска 0.075, протаскивается проводник 0.075 мм, переходные микроотверстия 0.1*0.3 с маской 0.075 (плата 2011-го года)
2) Площадка 0.25*0.25, маска 0.06, протаскивается проводник 0.075 мм, переходные микроотверстия 0.1*0.275 с маской 0.075 (более поздние платы)

Изготавливались на китайской фабрике, в России вроде нет такого производства.



На самом деле так себе совет. На месте выброшенных контактных площадок будет маска, которая выше площадок. Шарики микросхемы упрутся в маску, что приведет к непропаю. Тогда уж шарики с BGA-шки тоже убирать нужно.

Я понял совет так, что включить неиспользуемые выводы как входы, и прямо через них провести нужные цепи с других нужных выводов. Маской площадки не закрываются.

так точно

А я бы придерживался рекомендаций производителя чипа как в вашем первом посте рис.2 и не мудрил, по причине пару лет назад уже наступали дважды на грабли "сэкономить на слоях, классе и тд". Их 0.5 жестко привязаны к классу (например к 7-у или 8-у), стандартам как при пр-ве чипа, так и при разводки платы, пр-ве платы, сборки платы , тестированию. Так сказать скозная вертикатль в технологии. А у вас желание попрыгать между классами и тп, ломануть прямоту вертикали. Ни к чему хорошему это не приводит. Чем выше класс, тем при разводке все меньше вариантов вправо-влево как пытаетесь сделать вы. Вы только будете приносить в жертву что либо, ту же надёжность, стабильность и тп., увеличив число переходных, длины проводников и тд., и ничего не выиграете в стоимости при пр-ве плат.

Придержал коней, жду Spartan-7 в TQFP.

В вашем случае это к лучшему.

а что там такого заявлено, чего нет в шестом?

Я на 6-й не смотрел, ориентировался на Artix-7. Vivado установил. Spartan-7 будет 28 nm.

я так понял надо только немного lvds побыстрее да в lqfp копрусе
ну так шестой спартан тут не особо от седьмого отличается.

Седьмой Спартан планируется в серию только в 2018 году

Читал, образцы будут доступны в 1Q 2017.

А есть смысл ждать полгода (в самом наилучшем случае), если можно прямо сейчас взять Spartan-6?