Остановил свой выбор Xilinx FPGA вот на таком корпусе, CPG236.
Нажмите для просмотра прикрепленного файла
Решил, что не обязательно разрабатывать плату, как показано на рисунке.
Нажмите для просмотра прикрепленного файла
А сделать проще. Крайние два ряда вытянуть проводниками, а третий ряд завести на переходные отверстия внутрь футпринта, где нет шариков, и там переходными отверстиями вывести на другие слои. Сигналов у меня много не будет, места должно хватить. Аналогично и с внутренними шариками. В-общем, заполнить пустое место переходными отверстиями. Наверное, это проще, чем возиться с FTG256 со сплошным полем шариков 16 х 16 с шагом 1 мм?
Еще вопрос. Совмещал ли кто-нибудь переходные отверстия с площадками под шарики? Прямо с шарика в отверстие. Читал, что и так можно.

Совмещал ли кто-нибудь переходные отверстия с площадками под шарики?
Вполне себе рабочая технология.

С шарика в отверстие можно, но обязательно требуется заполнение отверстия медью - это дороже, чем просто отверстие. Вывести внутрь - правильная идея, будет хорошо. Вывод из второго ряда наружу потребует 3 мила провод и 3 мила зазор. Это делают, но немногие и довольно дорого. Если можно выкинуть средний ряд - то будет дешево и сердито.

Выкинуть средний ряд не получится, там и земли с питаниями есть, и конфигурационные сигналы. Так, может, действительно, отверстия под шарики? По ссылкам, что MapPoo показал, можно эпоксидным компаундом заливать отверстия, а потом медь нарастить. А хоть бы и металл, если отверстия малые. Как проще, выгоднее?

Вообще, проще и выгоднее будет использовать "FTG256 со сплошным полем шариков 16 х 16 с шагом 1 мм", если габариты позволяют.

Это будет действительно дешевле. А про 0.5 лучше посоветуйтесь со своим производителем плат. Что он может и во что Вам это встанет.

если действительно надо только немного io, то помимо среднего ряда, можно еще пожертвовать соседями из 1/3 рядов, чтобы через них протащить нужные землю/питание/конфигурацию наружу/внутрь.
если нет, то с 1мм FTG256 будет проще.

Невозможно протащить. Там есть конфиг. шина на всех трех рядах.
Значит, идти на 256 шариков с 1,0 мм (исправил) шагом... Классика. А там отверстия в площадках делать?

по технологии
если такую мелочь ещё не паяли, возможно придётся долго тренироваться выдерживать термопрофиль, чтобы обеспечить качественную пайку.
0.5мм трудно качественно отреболлить, если понадобиться. проще новую микросхему с полки взять.

по разводке - via-in-pad много кто из производителей умеет, смело используйте. только плату слишком толстую не делайте, aspect ratio на минимальный диаметр отверстия/пояска влияет.

Наверное, все же 1.0мм. Зачем там отверстия в площадках?

Конечно. Пожалуй, незачем.
А отверстия глухие делать или сквозные на всю толщину платы? С глухими землю с питанием тянуть хорошо.

Ну Вам виднее должно быть, что там с питаниями/сигналами.
Но в общем случае каждое усложнение от банальных сквозных ведет к удорожанию. Насколько - будет зависеть от завода, заказа и т.д.

Да и сквозные неплохо живут. На скрине 0.3/0.5 c антипадом 0.15.

А диаметр отверстий какой? Это не отверстия на площадках?

Нет. Просто рядом. Отверстие диаметром 0.3 пад 0.5. Зазор до металлизации на слоях - 0.15.

бегло глянул распиновку, не нашел спец выводов в среднем ряду рядом с которым в 1/3 рядах или по диагонали не было обычного io пада через который можно протащить наружу.
ну это если только шины памяти не использовать, они там в три ряда рядом. ну и трансиверы, наверное, не сильно обрадуются если им ещё один вывод, пусть и в третьем состоянии нагрузить, но думаю переживут.

Хотел именно шину 8-битовую использовать для конфигурации и для работы с МК.

Глухие отверстия лучше не делать. По своему опыту, году этак 2005, делал платку размером 20 на 30. Так как было в этом размере не развести, сделал глухие отверстия. Но когда производитель пп выкатил цену, то еще работы на неделю и плата развелась без глухих отверстий)) Хотя сейчас 2016...

Хочу утвердиться во мнении, что дорожки с шириной 0,08 мм (3 mils) и такими же зазорами сделать настолько трудно, что лучше распрощаться с идеей насчет корпуса CPG236.

Не трудно. Просто дороже.

Дороже 6-слойки под BGA F256? Иначе ко всему массиву шаров не подобраться, я думаю. А с тем корпусом хватило бы и 4 слоя.

Это надо у производителя узнавать. Конкретные цифры они знают.

Я дико извиняюсь но у меня вопрос к ТС- а можно собственно отрезюмировать суть вашей проблемы? А то по простоте душевной не смог осилить- особенно смотря на картинку предлагаемой разводки и то как вы собираетесь ее делать.

Что касается остального:



Можно конечно, только для бга с шагом 0.5мм и менее с регулярной матрицей особого смысла не имеет- хотя можно конечно попробовать магию с удалением площадок переходных на некоторых слоях и уменьшением трасс. Но то что на рисунке разводится в лоб без всяких заскоков.



Не обязательно. Но медь должна закрывать дырку.



+1



Самое время вспомнить об IPC Class про который ТС не обмолвился.



Скорее всего заказывали прототип в заводе который на таких вещах не специализируется.



+1. растет класс точности.

У FT256 нет GTP, а так это самый дешёвый корпус.

Что это, GTP? Трансиверы? Не надо.
Не пойму, что резюмировать EvilWrecker? Если худые дорожки на 4-слойке дороже толстых на 6-слойке, значит, нам дорога не туда. А хотелось сделать дешево и сердито.
Какой еще класс? Какой надо, такой и класс.
То, что на рисунке - только корпус с некоторым учебным набором сигналов.

Я не улавливаю существенной разницы между вашим предложением в первом посте и картинкой с разводкой.



А что, вы уже успели у производителя оценки спросить?



Т.е нет разницы будет ли платка по классу 1 или 3?



Это как?

Так спросите. вот рядом с вами, далеко ехать не надо и как раз открывается с нужными параметрами. Хотя можете и другое подставить

На рисунке втором показана разводка из документа xilinx, я же описал свою идею - третий ряд завести внутрь и вывести на другие слои обычными (большими) переходными отверстиями, которые можно разместить с шагом 0,5 мм.
На первом рисунке показан корпус в Xilinx Vivado, с питаниями и некоторыми сигналами.
Я, естественно, не связывался с производителями. Это не моя забота. Найдут, кого сумеют. Я у местных гуру интересуюсь, которые все это проходили. Качественно оценить, что дороже.


Спрошу. Эстония - это рядом? Кабы часовой завод, тогда да.

Кабы часовой завод делает как бы платы. На минимальной ширине у вас полтора Ball как раз разместится
Уж есть в Минске, кто в Китае размещает по нужному вам классу

Делал подобный образом, мне немного помогло, но большого выигрыша не давало. В вашем случае вполне можно попытаться обойтись без лазерных микропереходов.
Главное не забыть, что с одной стороны хочется сквозной переход сделать побольше (например, 0.25 мм), но с другой матрица таких переходов начнет резать земли на внутренних слоях.
А сделать 0.15 мм с площадкой 0.4 мм - можно, но дороже. Плюс, соотношение с толщиной платы может стать ограничением.
Мой ориентир - сквозное отверстие 0.2 мм, площадка 0.45 мм

Спасибо, vicnic. Вторая картинка понятна. Но у меня засада, что между площадками проводники нужно всунуть.
А на первой какой шаг площадок, толщина проводников?

совершенно безосновательное заявление.
Что шаг 1мм, что 0,5мм на станции паять. Разницы нет.
Реболл (надеюсь, что не в ручную шары катаете), также совершенно не вызывает проблем. Более того, на пасту это делать проще.

Первая картинка - S3C6410, FBGA424, шаг 0.5 мм
Минимальные проводник-зазор 83 мкм, переходные 150 мкм с площадкой 400 мкм, толщина платы 1.0 мм
Вторая картинка - DM3730CPB, CBP515, шаг 0.4 мм
Минимальные проводник-зазор 85 мкм, переходные 150 мкм с площадкой 400 мкм, толщина платы 1.0 мм

Можно в первом ряду сделать площадки овальными.
У тех плат что я делал были следующие характеристики по первому ряду:
1) Площадка 0.3*0.275, маска 0.075, протаскивается проводник 0.075 мм, переходные микроотверстия 0.1*0.3 с маской 0.075 (плата 2011-го года)
2) Площадка 0.25*0.25, маска 0.06, протаскивается проводник 0.075 мм, переходные микроотверстия 0.1*0.275 с маской 0.075 (более поздние платы)

Изготавливались на китайской фабрике, в России вроде нет такого производства.



На самом деле так себе совет. На месте выброшенных контактных площадок будет маска, которая выше площадок. Шарики микросхемы упрутся в маску, что приведет к непропаю. Тогда уж шарики с BGA-шки тоже убирать нужно.

Я понял совет так, что включить неиспользуемые выводы как входы, и прямо через них провести нужные цепи с других нужных выводов. Маской площадки не закрываются.

так точно

А я бы придерживался рекомендаций производителя чипа как в вашем первом посте рис.2 и не мудрил, по причине пару лет назад уже наступали дважды на грабли "сэкономить на слоях, классе и тд". Их 0.5 жестко привязаны к классу (например к 7-у или 8-у), стандартам как при пр-ве чипа, так и при разводки платы, пр-ве платы, сборки платы , тестированию. Так сказать скозная вертикатль в технологии. А у вас желание попрыгать между классами и тп, ломануть прямоту вертикали. Ни к чему хорошему это не приводит. Чем выше класс, тем при разводке все меньше вариантов вправо-влево как пытаетесь сделать вы. Вы только будете приносить в жертву что либо, ту же надёжность, стабильность и тп., увеличив число переходных, длины проводников и тд., и ничего не выиграете в стоимости при пр-ве плат.

Придержал коней, жду Spartan-7 в TQFP.

В вашем случае это к лучшему.

а что там такого заявлено, чего нет в шестом?

Я на 6-й не смотрел, ориентировался на Artix-7. Vivado установил. Spartan-7 будет 28 nm.

я так понял надо только немного lvds побыстрее да в lqfp копрусе
ну так шестой спартан тут не особо от седьмого отличается.

Седьмой Спартан планируется в серию только в 2018 году

Читал, образцы будут доступны в 1Q 2017.

А есть смысл ждать полгода (в самом наилучшем случае), если можно прямо сейчас взять Spartan-6?

Полгода впустую не пройдут. Найдется, что делать, в том числе и по данной теме.
Наилучший случай - это будет через 2 месяца 25 дней.

Подскажите какой вариант трассировки корпуса BGA предпочтительнее? Есть два варианта:





Контактные площадки одинаковых цветов принадлежат к одной сети. Интересует необходимость использования переходных отверстий для каждой контактной площадки BGA-корпуса (даже если они принадлежат к одной сети). Допускается ли соединять площадки одной сети на верхнем слое под корпусом без переходных отверстий?

нижний неверный, просто почитайте литературы полно в инте. А по простому в нижнем вы ставите кучи ненужных опасных индуктивностей и резисторов, которые создают небольшую но разность потенциалов. При больших токах это проблема, при малых возможно будет работать. Но лучше делать все по рекомендациям <good> а не по <bad>.

А конкретнее не подскажите, а то все попадаются статьи с общими фразами.

Гуглить умеете? Например так, по картинкам выбираете доку:
https://www.google.ru/search?q=bga+package&...ing+bga+package