Добрый день,
хочу принимать данные, идущие с
двухканального 16-битного 160МГц Техасского оцифровщика на дешевую
плиску iCE40HX8K-CT256 от Латтиса. Вроде по даташитам принять плиска 160 МГц на DDR должна, ног у нее LVDSных больше, чем надо (26, а надо 17).
Сам развожу, сам буду программировать, и сам паять.
Такой разводкой до этого ни разу не занимался, да и плиски только в виде готовых борд только использовал, посему не пинайте, пожалуйста, сильно, если вопросы Вам покажутся очень детскими, не хотелось бы выбросить пол штуки на плату, шаблон, компоненты и месяц работы и получить не работающую плату.
Есть несколько вопросов, пожалуйста, посоветуйте, проверьте:
1. Правильно ли я понимаю, что чтобы принимать LVDS на третьем банке, мне надо поставить VCCIO_3=2.5V (или таким, же как на АЦП-шке 1.8В?)
2. Правильно ли я понимаю, что в непосредственной близости от плиски в каждую дорожку LVDS мне надо поставить по 50Ом последовательно и дополнительно 100Ом параллельно?
3. Правильно ли я понимаю, что IOL_*A плиски соединяются на D*+I оцифровщика, а IOL_*B на D*-I оцифровщика?
4. Мне хочется получить получше джиттер по клоку, который идет от плиски на оцифровщик. Правильно ли я понимаю, что выходных LVDS у этой плиски нет, но я могу взять две какие-то ноги на том же банке (VCCIO_3=2.5V), подсоединить по 50Омному резистору на линии близко от АЦПшки + 100Ом в параллель там же, и клочить их 01/10 на частоте 320МГц?
Спасибо!
ИИВ