Полгода впустую не пройдут. Найдется, что делать, в том числе и по данной теме.
Наилучший случай - это будет через 2 месяца 25 дней.

Подскажите какой вариант трассировки корпуса BGA предпочтительнее? Есть два варианта:





Контактные площадки одинаковых цветов принадлежат к одной сети. Интересует необходимость использования переходных отверстий для каждой контактной площадки BGA-корпуса (даже если они принадлежат к одной сети). Допускается ли соединять площадки одной сети на верхнем слое под корпусом без переходных отверстий?

нижний неверный, просто почитайте литературы полно в инте. А по простому в нижнем вы ставите кучи ненужных опасных индуктивностей и резисторов, которые создают небольшую но разность потенциалов. При больших токах это проблема, при малых возможно будет работать. Но лучше делать все по рекомендациям <good> а не по <bad>.

А конкретнее не подскажите, а то все попадаются статьи с общими фразами.

Гуглить умеете? Например так, по картинкам выбираете доку:
https://www.google.ru/search?q=bga+package&...ing+bga+package

А существует какая-нибудь литература на отечественном языке, где было бы указано как нужно делать и почему именно так а не по другому и желательно с примерами?

Так чего секретничаете, сообщите чей у вас в BGA чип. От AD, TI, Altera, Xilinx, ...? Дам ссылку, так док много ...
И потом отечественный язык для BGA чипов всё же английский технический и тп. Поскольку в нашем отечестве BGA чипы не производятся (... за редкими случаями).
По этому учите английский как можно быстрее, а то майндарин (китайский) вот-вот постучится для учебы ;-).

Altera Cyclone IV 484 ноги

Можно смотреть и у Lattice, Xilinxa, ... ну и теперь у Intela, так как он купил таки недвано Altera.

https://www.altera.com/en_US/pdfs/literature/an/an114.pdf

https://www.altera.com/content/dam/altera-w...re/an/an613.pdf

https://www.google.ru/url?sa=t&rct=j&am...Bu9jNWn7avArUAw

Почитал рекомендации Intel


Где бы найти где это написано.


У интела не нашел таких рекомендаций, таких в которых было бы сказано, что необходимо делать переходное отверстие для каждого вывода ПЛИС.

В вашем случае для начала вам поможет Закон Ома, который обычно в школе проходят.
Посчитайте сопротивление дорожек, переходных отверстий через удельное сопротивление меди (тоже в школе проходили), далее берете ток потребления ПЛИС.
Полное название вы не указали, поэтому предположим 5А по ядру. Далее считаете падение напряжения на дорожках и рассеиваемую мощность на дорожках.

Ну а потом можно почитать рекомендации про Power Distribution System: конденсаторы, индуктивности, плейны и прочую ересь.

Я уж думал не дождусь такого ответа. Спасибо Кеп!

По второй картинке:
Тут скорее нарушены общие рекомендации по трессировке ПП. Суммарная ширина входных дорожек в м/сх, должна быть равна суммарной ширине выходных дорожек. Дальше надо разделять участки где работа сильноточных или высоко частотных блоков не перемешивалось с другими. Так же Вы заложились на соединение всего одного переходного отверстия (ПО), по технологии изготовление оно всегда хуже чем дорожка металлизированого слоя, и чем выше частота или ток протекающий через ПО, тем это заметнее. Особенно если вы заказываете изготовление ПП как макет на срочном производстве и вам сделают это ПО очень плохим, вы потратите не одну неделю на поиски почему Ваш проект не работает, поэтому лучше для подстраховки заказывать электроконтроль ПП.
По тем же рекомендациям смотрите как появляются индуктивности и сопротивления.
Так же для BGA нужно соблюдать равномерность медного слоя, чтобы был правильный нагрев, поэтому вы не можете один край залить медью на верхнем слое, а второй через ПО, возможен перекос при пайке. Но это скорее для силовых м/сх которые в корпусе BGA.

А вы ожидали божественного откровения?

конечно