Да и фиг с ним- не ожидаю там увидеть больших различий в качестве по сравнению со стартеркитом. Пока поиграюсь с последним

Получается что в вопросе со свапом есть один положительный для меня момент. Я уже начал переживать что только у моих программистов эта проблема. А оказалось что в общем русле движемся....

Попробовал быстро в черновом(можно существенно улучшить) варианте накидать один байтлейн на топе- результат на картинке.

Для пущей чистоты эксперимента поставил фанаутов в том числе там где не надо, разбег длин в матч-группе изначально сделал больше 2х, разводка дугами, меандры на дугах, минимальное количество switchback-ов, зазор между битами 2W(кое где меньше слегка только под процем) но в меандре 3W, до диффппары зазор увеличенный. Диффпары взял как из референса с зазором 0.2мм, переходные сквозные 0.2/0.4

Вторая планка разводится так же спокойно, оставшиеся 2 байтлейна кладутся вообще без проблем на внутренних слоях благо неполная матрица выводов у проца, хоть и шаг 0.65мм

А зачем? В чем тут хитрость?


Не-не. Для коммерсантов мало шобы покупали. Должны расхватывать как горячие пирожки...

Боязнь высоты.

Просто очень мало людей знает/понимает что такое DFM, annular ring и его связь с классом точности и соответственно ценой

Хитрости нет. Это скорее дань традиции, по которой все линии питания толще потому как по ним течет бОльший ток. Это еще с тех времен когда все это добро жрало как надо....
Класс точности тот же что и остальных отверстий. Ширина ободка (или annular ring) шириной 0.1 мм. Я уже запутался с номерами классов поэтому объясняюсь значениями зазора и ширины. В моем случае самое узкое место 0.1/0.1 мм.

to EvilWrecker. У Вас на картинке между крайним рядом выводов процессора и крайним ближнем к нему рядом выводом памяти по моим прикидкам что-то около 9.1 мм. А у меня 7.83. Я не могу растянуться на 1.5 мм., а Ваши "гармошки", боюсь, такой трансформации не переживут. Или я неправильно прикинул размеры...

Относительно связи с ценой. Диаметры отверстий и ширины проводников трех знакомых производителей никак не возбудили. Двое из трех обратили внимание что у нас теперь VIA GRID 0.02 мм вместо привычных 0.05 мм. Видимо станок им как-то перенастраивать придется сверлильный.

Сообщение отредактировал PCBExp - Jan 24 2017, 12:21

Там 8.625мм.

А причем тут "гармошки"? Напомню суть картинки:

Эту планки при тех же нормах можно подвинуть и гораздо ближе чем у вас и все будет аналогично- достаточно например свапнуть эти выводы и уже можно сделать целевую длину гораздо меньше, и это не единственный участок подходящий для оптимизации.


Так у вас остальное на плате уже может дать наценку на фоне которой эти переходные потеряются- вот и нет разницы.

Наценка за сложность этой платы (мы уже расценились с куском трассировки) вообще минимальна, поэтому обсуждать тут нечего. Меня больше волнует надежность работы и ремонтопригодность. В целом смысл Вашей картинки понятен. Мне есть над чем поработать. Свап я пообсуждаю с коллегами , но боюсь что на первой версии доски меня настоятельно попросят ничего не менять.

Лихо Вы обошлись без переходных - я попробую это повторить . Я так понимаю что те, кто делал референс дизайн не смогли сходу такое реализовать и решили не замарачиваться - сразу заложили по 2 отверстия в каждую нитку данных. Главное было понять первопричину .

Дык, я и говорю- вы либо не знаете либо не понимаете механизм ценообразования, а говоря о надежности- то же но с аспектами связанные с IPC Class. На вашей плате скорее всего наценка за такие отверстия потерялась потому как есть более весомые объекты в части влияния на цену.

Первопричина в любви к найму непонятно кого из Индии и Пакистана со стороны многих американских компаний. Которые в референсе и с расстоянием более 18мм не смогли хотя бы "нормально" все положить. В аллегро, на дофигаслойке. С HDI.

Тут еще можно было бы о чем то говорить если бы у камня был особо кривой контроллер памяти и/или EMIF, но ничего этого нет, в связи с чем запрещать свап также логично как и например запрещать свапить выводы резистора местами.

Свап прекрасен.
Но даже тут повернув 2 переходных отверстия и проложив самую длинную трассу (Она сейчас нижняя) сверху, то есть по более короткому пути -- можно сократить все змейки, а с этим и место под них.

Просто у автора нет навыков и желания, получать такую красоту на ограниченном пространстве

Так точно- свапнув самую верхнюю и самую нижнюю трассу сокращение будет около или больше 50%, в зависимости от того как будет выведен таргет. Если в случае максимально возможного разбега длин и самого неоптимального по длине свапа- а именно это изображено на моей картинке(найти "в лоб" более длинную конфигурацию чем эта я уже не смог )- все встает без проблем, то с хорошим свапом тут в общем то нет никаких сложностей от слова совсем.

Ну если учесть, что отверстие 0.25 обычно сверлится сверлом 0.3 (т.к 25 мкм с каждой стороны добавится на металлизацию), то получаем ободок отверстия после сверловки(0.45-0.3)/2 = 0.075мм
и для VIA 0503 аналогично - а вы говорите про нормы 0.1/0.1
Это ещё, если сверло точно по центру переходного попадёт и никуда не сместится - что маловероятно

Так что при таких отверстиях ещё бы teardrops'ов не мешало бы добавить для пущей IPC'шности.

На днях позанимался проектом с почти тем же процессором(та же ветка)- если на вашей стороне позволительно заложить MCP, то реально с аналогичными нормами развести и байтлейны и адреса суммарно в двух слоях. Кусок дизайна к сожалению не могу показать, но отличия от вашего случая заключаются в основном в использовании VIP и разводкой только на внутренних слоях(внешние строго компонентные). Чтобы примерно понимать о чем речь, картинка с подсвеченными областями для корпуса MCP, делал для себя и коллег.

Запороться на таком пинауте с разводкой и SI практически нереально- а то мне что-то подсказывает что T бранч(раз копируете референс) у вас скорее всего вызовет проблемы

Проблема у меня назревает с реализацией вашей идеи развести всю шину данных только в вернем слое. С 0-ого по 7-ой и с 24-ого по 31-ый без переходных вывести из под процессора сходу вывести не получается. Я пока вашу идею отложил. Потратил двое суток на увеличение зазоров и скурвил тюнинг . Не получилось у меня везде 2W добиться. В худшем случае 1.8W, но с парой переходных в каждой шине данных. Планирую на этой неделе разрисовать все питание и все что расположено рядом с шиной данных. Со свапом мне полегчало - мне его скрипя сердцем разрешили. Я правильно понимаю что могу 0-7 и 24-31 положить сверху а 8-15 и 16-23 сверху-снизу с парой переходных в каждой нитке?

Сообщение отредактировал PCBExp - Jan 30 2017, 16:25