Пари вот на это ( https://krasnoeibeloe.ru/catalog/konyak_arm..._vsop_2_40_0_7/ ) заключим, что никогда так не получится согласовать???
А вот что получилось, эххх.. подсказчики (сам допёр)

Зело Вы намутили...
Согласовывал недавно LDMOS. У меня два трансформатора переменной толщины и два полоска для компенсации емкости. У Вас что-то похожее, но из костылей)))

Можете показать или файл проекта?

Дело то тут вовсе не в полосках, а в правильном(расстановка приоритетов) подходе к процессу согласования.

А вы измерили импеданс источника и нагрузки транзистора при таком согласовании, потери в согласующих цепях, входной и выходной импеданс транзистора, нагруженный на эту согласующую цепь?
По рисунку видно, что потери в таких согласующих цепях не маленькие. Интересно взглянуть на файл проекта.

Конечно измерял Да не вопрос - пожалуйста, ловите

Ты и сделал то, про что я тебе и писал. По два шлейфа на входе и на выходе, а последовательные емкости ты реализовал расширением МПЛ (в основном это сыграло на входе).

Нет конечно же!!! То что ты предлагал никоим образом не работает! И если делать так как ты говоришь, то максимально чего можно добиться - картинки ниже, но про КСВ 1.5 по входу и выходу - речи быть не может!!!
Готов биться об заклад, что ты(либо кто-то другой) не согласуешь?

Is it me, or your amplifier is potentially unstable around 3GHz?

Ни на одной картинке нет того, что я просил в предыдущем посте. Слишком много не нужной информации, лучше бы представили на всеобщее обозрение файл проекта.
У меня симулятор выдает, что на частоте 7 ГГц коэффициенты отражения |Sxx| не менее минус 13-14 дБ без согласующих цепей (СЦ). Сдается мне, что полученный результат потери в СЦ, т.е. диссипативные цепи всё-таки присутствуют.
Чтобы определиться в чём причина расхождений надо знать импеданс источника и нагрузки транзистора хотя бы на частотах {7, 7.5, 8} ГГц в привычном виде Z(f) = Re(Z) + j Im (Z).
В последнем посте картинка больше похожа на реальную.

А Вы куда смотрите??? Input match, output match-графики Вам для чего представили??? (если Вы так уверены что дело в потерях в согласующих цепях)
Файл проекта в студию

И что значит "...В последнем посте картинка больше похожа на реальную..." ? Это как понимать??? А другие картики виртуальные что ли??? Вы о чём???!!! Речь идёт о том что, используя подход к согласованию, предложенный ScrewDriver, не добиться КСВ меньше 1.5, какие бы сложные (высокого порядка) цепи согласования не расчитывались!!! Вот и всё.

Хотелось бы посмотреть на Ваш файл проекта

Не понимаю в чём обман. В сообщении #16 вы приводите такой результат (здесь КО меньше чем -17 дБ):



А в сообщении #22 уже совсем другая картинка:



Тут КО явно хуже (порядка -10 дБ) и не удовлетворяет Вашим изначальным требованиям <-14 дБ. Файл, который Вы приложили в последнем сообщении #25 даёт вполне ожидаемый результат, представленный на второй картинке (КО порядка минус 10 дБ). Меня, разумеется, интересует файл проекта, в котором Вы получили КО менее чем -17 дБ (см. первую картинку).


На Ваших диаграммах Impedance Input (Output) Match приведены какие-то модули комплексных сопротивлений 1 и 2 порта. Я же просил привести полные комплексные сопротивления источника и нагрузки транзистора. Поясню, в рассматриваемом случае - это сопротивления, которые приводят согласующие цепи к опорной плоскости вывода транзистора и которые с противоположного конца нагружены на согласованную нагрузку (50 Ом).
Так что я не знаю, что Вы привели и зачем.

Если сравнить два графика, то явно видно, что график с лучшим согласованием получен от схемы с дополнительным шунтом по выходу на нижней части диапазона. Этот шунт уменьшает влияние выхода на вход, уменьшая коэффициент обратной передачи. При таких условиях можно точнее согласовать вход и получить минимальный коэффициент шума. В принципе, это и есть тот самый диссипатор.

http://www.nbuv.gov.ua/old_jrn/natural/RPh.../Pp_433-439.pdf
Ненасыщенный режим как альтернативный метод обеспечения устойчивости малошумящих усилителей

Уважаемые коллеги! Как правильно считать входную (и выходную) цепь согласования транзистора в электродинамике, если вход (на примере входной СЦ) от генератора = 50 Ом, а выход на нагрузку не 50 Ом? Каким образом нагружать?



Правильно ли я понимаю, что вначале смотрится входной импеданс транзистора (допустим на центральной частоте полосы), а после этого ставится PortG , куда и вписываются значения нагрузки (входного импеданса транзистора)??? Это то понятно. Как быть дальше ? при создании EM-structure ???







Всеи спасибо, разобрался

Не разобрался

Менять в ЕМ структуре импеданс порта бессмысленно, симулятор все равно будет считать порт 50-омным. Для того что бы нагрузить свою структуру на импеданс отличный от 50 ом, необходимо создать схему в линейном симуляторе в которую добавить вашу ЕМ структуру в качестве подсхемы.
Порядок действий такой:
1. В EM Structure рисуем схему с портами 50 ом
2. Создаем схему во вкладке Circuit Schematics
3. Во вкладке Elements находим Subcircuits
4. Добавляем в схему.
5. Ставим порты и назначаем им соответствующий импеданс.
Обратите внимание что импеданс следует записывать следующим образом: 0.3+j*5 (например)