Уважаемые коллеги, форумчане!
Возможно ли согласовать транзистор NE3210 (в модель заложены S-параметры) таким образом, чтобы коэффициенты отражения по входу и выходу были не хуже 1,5 (S11<-14дБ, S22<-14дБ) в полосе от 7 до 8 ГГц? Или это принципиально невозможно? У меня получается либо S22=-14дБ при этом S11= -5дБ либо наоборот. Материал подложки Rogers 4350.
Ширина 50 Ом-ной линии = 1 мм.

Вы работаете в AWR MWO.
Посмотрите применение графика ZM1, ZM2. т.е. эти графики показывают получаемый импеданс порта при ОПТИМАЛЬНОМ согласовании противоположного порта. Сначала один порт настроите, потом второй. И в результате должно получиться.
Но проектируемый усилитель должен быть устойчив. Если потенциально неустойчив, то графики не рисуются.

Если судить по второй картинке то коэффициент устойчивости меньше единицы, значит усилитель не устойчив! Но есть одно НО - в прикреплённом файле этот транзистор согласован и КСВ не хуже 1.4

А как именно ты трансформируешь цепи согласования - только меняешь длину отрезков? Этого недостаточно, надо и расстояние от них до транзистора менять, и ширину согласующих отрезков тоже неплохо бы. И не факт, что по одному согласующему отрезку достаточно - может быть добавить по второму отрезку и расстояние между ними тоже настраивать. И на этой частоте конфигурацию площадок заземления и заземляющие отверстия тоже необходимо учесть, они будут играть непременно.
Посмотри в вложении схему согласования VMMK-1218 на 10 гиг. Там 4 шлейфа и еще конденсаторы по 0,5 пФ тоже согласущие.

Серёж, если ты внимательно посмотришь на топологию, то увидишь, что и расстояние от отрезков до полосков разное и менялось ширинасогласующих отрезков менялась и дополнительные ставились (один на одну частоту(полосу) другой на другую(и расстояние регулировал). Про конфигурацию площадок заземления речи пока не идёт(понятно что они будут влиять). И RF-Shoke ставил. Всё делал! Таких схем согласования тоже миллион штук видел. Эта кстати в ADS . Но не получается и всё!!! Тут нужен спец по load-pull согласовальщик транзисторов с опытом. Интересует вопрос - это вообще в принципе реально или ничего не получится?

файл проекта

файл проекта

А емкость связи МЕЖДУ парами шлейфов ставил? Классическая схема согласования - П-образная, LCL, если между шлейфами просто 50-омный полосок, не получится эффекта трансформации импеданса в полосе. То есть реактивности ты компенсируешь, но в 50 ом входную и выходную проводимости не пересчитываешь.



Любой транзистор возможно согласовать по входу и выходу в частотной точке; иначе он бы просто не продавался. Возможность согласования транзистора в некой полосе - уже зависит от ширины полосы и сложности примененных цепей согласования, но она в любом случае ограничена.
Конкретно этот транзистор - в этой не очень широкой полосе - КМК согласовать вполне реально.
Вот проанализируй свои же данные:

Когда у тебя S22=-14 дБ, то чем вызвано -5дБ отражение по S11 - нескомпенсированной реактивностью входа или отличием активной составляющей от 50 Ом? В первом случае надо добавлять компенсацию, во втором - трансфомировать импеданс вышеупомянутой П-цепью. И всё срастется.

Сделал пошагово выход, вход - всё отлично, соединил вместе - опять плохо

А вот теперь, не трогая входную цепь, на выход тоже конденсатор и второй шлейф, и согласовать ими выход. Вход при этом немного уползет - а может быть, если уползет вверх, то и вообще встанет как надо.

Полевик снят с производства. Куда, зачем...
По параметрам видно, что вход согласован хуже, чем выход. Это обычное дело для полевиков такого класса. Для настройки, я обычно выход сажаю на резистор 50 Ом и кручу вход. Потом уже согласовываю выход.
Приведенные МПЛ структуры неудачные. Элемент широкополосный и узкополосные согласователи приведут к самовозбужению ниже рабочего диапазона.

Понятно что он снят. CT3512 Вам для чего??? ))) Рассматривался не конкретный транзистор, а принцип согласования!!!
Вы на вопрос ответьте можно или нельзя? Если можно - то покажите как! А то вначале выход потом вход или наоборот! Всё это уже слышал сто раз, только вот практически никто показать не может!!! Какая должна быть цепь согласование чтобы КСВ по входу и выходу был меньше 1.5.

Add resistor(s) in series (or in parallel) to output (input, or both) of the transistor and I am sure you'll be able to match.

Everything is possible. It is always a question of a trade-off.
Theoretically speaking, simultaneous power matching at the input and at the output exists ONLY IF THE TRANSISTOR IS STABLE. Here is the book about this, read Chapter 3: rftoolbox.dtu.dk

в программе Genesys можно авто согласование сделать, и вход и выход будут одновременно согласованы. Если пытаться согласовать сначала вход (или выход), то при согласовании второго получиться черти че. Т.к у всех транзисторов вход влияет на выход по импедансу.

И как мы убогие раньше без нее обходились. И ручками по анализатору настраивали, наваривая фольгу, без всяких программ.
Вся настройка сводится к подключению резистора на выход с модулем сопротивления близким к выходному и подстройке входа. Потом резистор убирается и подгоняется выход. Потом крутите оба, улучшая характеристику.
Вообще, полевики СВЧ работают элементарно. Исключая вторичные паразитные цепи, есть четыре ключевых параметра: емкость входа, емкость выхода, обратная емкость и крутизна по истоку. Соответственно, надо компенсировать индуктивностями эти емкости. Чтобы не было самовозбуждения, ни ниже ни выше рабочей полосы усилитель не должен работать на чистую индуктивность. Иначе, с обратной емкостью выходит генератор. Ниже добавляют резистор в параллель емкости. Выше спасает смена типа резонанса в МПЛ, включенной последовательно с стоком. Такая МПЛ должна быть правильно подобрана.
Модули входных-выходных сопротивлений, как правило, приблизительно равны реактивному сопротивлению соответствующих емкостей.
Простейшим трансформатором является 1/4 длины волны МПЛ с волновым сопротивлением равным корню из произведения модулей сопротивлений транзистора и входа-выхода. Такой трансформатор, помимо активного сопротивления, еще трансформирует емкость в индуктивность и наоборот.

Без введения диссипативных цепей на этих частотах невозможно.
Вероятно по выходу лучше настроить на оптимальный импеданс на большом сигнале, а вход настроить на КСВ=1,5 при минимуме коэффициента шума. Потом всё это сложить по балансной схеме и получить требуемые КСВ по входу и выходу. Пусть при такой настройке на малом сигнале усиление будет не самым максимальным, но в принципе по Кш можно получить вполне удовлетворительные результаты.

Подскажите где можно добыть, хотя бы ознакомительную(demo или trial) версию AMPSA MultiMatch Amplifier Design Wizard ?
http://www.ampsa.com/downloads/ и ftp electronix не предлагать

Пари вот на это ( https://krasnoeibeloe.ru/catalog/konyak_arm..._vsop_2_40_0_7/ ) заключим, что никогда так не получится согласовать???
А вот что получилось, эххх.. подсказчики (сам допёр)

Зело Вы намутили...
Согласовывал недавно LDMOS. У меня два трансформатора переменной толщины и два полоска для компенсации емкости. У Вас что-то похожее, но из костылей)))

Можете показать или файл проекта?

Дело то тут вовсе не в полосках, а в правильном(расстановка приоритетов) подходе к процессу согласования.

А вы измерили импеданс источника и нагрузки транзистора при таком согласовании, потери в согласующих цепях, входной и выходной импеданс транзистора, нагруженный на эту согласующую цепь?
По рисунку видно, что потери в таких согласующих цепях не маленькие. Интересно взглянуть на файл проекта.

Конечно измерял Да не вопрос - пожалуйста, ловите

Ты и сделал то, про что я тебе и писал. По два шлейфа на входе и на выходе, а последовательные емкости ты реализовал расширением МПЛ (в основном это сыграло на входе).

Нет конечно же!!! То что ты предлагал никоим образом не работает! И если делать так как ты говоришь, то максимально чего можно добиться - картинки ниже, но про КСВ 1.5 по входу и выходу - речи быть не может!!!
Готов биться об заклад, что ты(либо кто-то другой) не согласуешь?

Is it me, or your amplifier is potentially unstable around 3GHz?

Ни на одной картинке нет того, что я просил в предыдущем посте. Слишком много не нужной информации, лучше бы представили на всеобщее обозрение файл проекта.
У меня симулятор выдает, что на частоте 7 ГГц коэффициенты отражения |Sxx| не менее минус 13-14 дБ без согласующих цепей (СЦ). Сдается мне, что полученный результат потери в СЦ, т.е. диссипативные цепи всё-таки присутствуют.
Чтобы определиться в чём причина расхождений надо знать импеданс источника и нагрузки транзистора хотя бы на частотах {7, 7.5, 8} ГГц в привычном виде Z(f) = Re(Z) + j Im (Z).
В последнем посте картинка больше похожа на реальную.

А Вы куда смотрите??? Input match, output match-графики Вам для чего представили??? (если Вы так уверены что дело в потерях в согласующих цепях)
Файл проекта в студию

И что значит "...В последнем посте картинка больше похожа на реальную..." ? Это как понимать??? А другие картики виртуальные что ли??? Вы о чём???!!! Речь идёт о том что, используя подход к согласованию, предложенный ScrewDriver, не добиться КСВ меньше 1.5, какие бы сложные (высокого порядка) цепи согласования не расчитывались!!! Вот и всё.

Хотелось бы посмотреть на Ваш файл проекта

Не понимаю в чём обман. В сообщении #16 вы приводите такой результат (здесь КО меньше чем -17 дБ):



А в сообщении #22 уже совсем другая картинка:



Тут КО явно хуже (порядка -10 дБ) и не удовлетворяет Вашим изначальным требованиям <-14 дБ. Файл, который Вы приложили в последнем сообщении #25 даёт вполне ожидаемый результат, представленный на второй картинке (КО порядка минус 10 дБ). Меня, разумеется, интересует файл проекта, в котором Вы получили КО менее чем -17 дБ (см. первую картинку).


На Ваших диаграммах Impedance Input (Output) Match приведены какие-то модули комплексных сопротивлений 1 и 2 порта. Я же просил привести полные комплексные сопротивления источника и нагрузки транзистора. Поясню, в рассматриваемом случае - это сопротивления, которые приводят согласующие цепи к опорной плоскости вывода транзистора и которые с противоположного конца нагружены на согласованную нагрузку (50 Ом).
Так что я не знаю, что Вы привели и зачем.

Если сравнить два графика, то явно видно, что график с лучшим согласованием получен от схемы с дополнительным шунтом по выходу на нижней части диапазона. Этот шунт уменьшает влияние выхода на вход, уменьшая коэффициент обратной передачи. При таких условиях можно точнее согласовать вход и получить минимальный коэффициент шума. В принципе, это и есть тот самый диссипатор.

http://www.nbuv.gov.ua/old_jrn/natural/RPh.../Pp_433-439.pdf
Ненасыщенный режим как альтернативный метод обеспечения устойчивости малошумящих усилителей

Уважаемые коллеги! Как правильно считать входную (и выходную) цепь согласования транзистора в электродинамике, если вход (на примере входной СЦ) от генератора = 50 Ом, а выход на нагрузку не 50 Ом? Каким образом нагружать?



Правильно ли я понимаю, что вначале смотрится входной импеданс транзистора (допустим на центральной частоте полосы), а после этого ставится PortG , куда и вписываются значения нагрузки (входного импеданса транзистора)??? Это то понятно. Как быть дальше ? при создании EM-structure ???







Всеи спасибо, разобрался

Не разобрался

Менять в ЕМ структуре импеданс порта бессмысленно, симулятор все равно будет считать порт 50-омным. Для того что бы нагрузить свою структуру на импеданс отличный от 50 ом, необходимо создать схему в линейном симуляторе в которую добавить вашу ЕМ структуру в качестве подсхемы.
Порядок действий такой:
1. В EM Structure рисуем схему с портами 50 ом
2. Создаем схему во вкладке Circuit Schematics
3. Во вкладке Elements находим Subcircuits
4. Добавляем в схему.
5. Ставим порты и назначаем им соответствующий импеданс.
Обратите внимание что импеданс следует записывать следующим образом: 0.3+j*5 (например)

так какие порты ставить в схематике??? Можете показать? (и где конкретно в этих портах прописывать импеданс, так как Вы указали?)

В схеме ставите самый обыкновенный порт (PORT)
Правой кнопкой на порт - Properties- Z (Value) - Вводите импеданс.
Только не забудьте для порта выбрать комплексно - сопряженный импеданс. То есть если у транзистора импеданс 0.3+j*5, то вам необходимо сменить знак в импедансе порта на противоположный 0.3-j*5

Когда у обычного порта выбирается комплексно-сопряженный импеданс - он превращается в PORTG, указанный выше Правильно ли я всё сделал? И какие должны быть коэффициенты отражения (S11, S22) у этой СЦ ?

Я делаю вот так

Можете показать что у Вас стоит в настройках диаграммы Смитта?

К сожалению, картинка, которую я прикрепил - это абстрактное изображение...на скорую руку сделал что бы показать как я делаю.
В диаграмме Смитта ставлю измерение параметра S11 и диаграмму денормирую к 50 омам (но это просто для удобства)

понял Вас, спасибо

Уважаемые коллеги! Вопрос в следующем: А что если вместо входной или выходной цепи согласования поставить полосно-пропускающий фильтр (ведь ЦС - это в какой-то степени фильтр), с хорошими КСВ и маленькими потерями, настроенный на нужную полосу пропускания? Точнее это я уже сделал, но лучше не стало Понятно, что выходной импеданс фильтра - не соответствует входному импедансу транзистора. Кто может - поделитесь соображениями на этот счёт.




Вопрос №2. Как в 12.02 задавать "нормальные", а не adge порты в EM-structure??? (с 9-ой версии не считал электродинамику )

А "нормальные" это какие? (для AXIEMa порядка 5-ти разновидностей, EMSight - 3). В хелпе в главе "Simulation and Analysis Guide" разделы 12.3 и 13.4 помогут выбрать Вам подходящее решение.

"нормальные" для CST

не нашёл

выход конечно есть - считать электродинамику в 9-ой версии, но как то это уж не по людски

Так в ЕМ CST, если мне не изменяет память, или Waveguide port или Lumped (Discrete Port), эджев там нет.

на рисунок EM-структуры (версия 12.02) внимательнее посмотрите и увидите что рядом с циферкой порта - стрелочка вниз - это и есть эдж порт, а вот как задать обычный (который был в 9-ой версии) - вопрос!!!

Так и в 9-ой был edge,.. правой кнопкой на порту выбираете Properties в Explicit Ground Reference вместо стоящей по умолчанию "Connect to lower" выбираете "Wave or Differential"

Уважаемые коллеги, поделитесь опытом какие лучше поставить стабилитрон(на 12В), подстроечный резистор (1кОм), и светодиод. Каким образом рассчитывать RF-shoke (печатную индуктивность)? И какого влияние подводящих линий питания на АЧХ???



Что изменить в топологии?

не RF-shoke, а RF-choke - пардоньте С этим разобрался

Уважаемые специалисты-знатоки полевых транзисторов! Имеет ли значение очередность подачи питания и свч сигнала? Где-то читал, что вначале подаётся питание на сток, потом на затвор и только после этого СВЧ-сигнал. Так ли это? Или это применительно к мощным транзисторам, а для малошумящих не играет рояля?

Затвор->сток->сигнал, и только так! Какой бы полевой транзистор не был. Если подать сначала питание на сток, то мощный транзистор точно сгорит.

ХА!!! Смелое заявление. Для транзисторов, которые запираются минусом, правильно. Так как если на затворе не будет питания, транзистор откроется и через него потечёт большой ток (который скорее всего больше максимально-допустимого). НО!!!! Есть же транзисторы, которые открываются плюсом, а при нуле закрыты!!!! Мощные LDMOS-ы все такие. И тут всё наоборот, сначала нужно подавать питание на сток, а потом уже выводить транзистор на рабочую точку подавая положительное (отпирающее) питание на затвор. Резюмируя, надо сказать, порядок подачи напряжения зависит от типа транзистора и определяется правилом: "Питание на СТОК должно подаваться на ЗАКРЫТЫЙ транзистор, а уже после, выводить транзистор на рабочую точку затворным напряжением! И только после этого подаём сигнал!"

Транзистор NE3210S02 (маломощный, малошумящий). На затвор минус 0.5В на сток плюс 2В. ОДНОВРЕМЕННАЯ подача питания сожгёт транзистор??? Если да, то как быть? Ключ, контроллер или что-то ещё? 5В поступают на dc dc преобразователь, а с него минус 5 и плюс 5 на линейные стабилизаторы.

Согласен. Я как-то этот момент подзабыл



Такой транзистор врят ли сгорит, даже если будет полностью открыт.