реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> О соединении земель
URIK-ZZZ
сообщение Feb 7 2017, 21:55
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 18-12-04
Пользователь №: 1 543



Здравствуйте!
Подскажите пожалуйста как на практике реализуется такой компонент? Иногда просто избражают резистор с нулевым сопротивлением на схеме,
а как выглядит компонент под это дело?
Прикрепленное изображение

В голову приходит только нарисовать обычный компонент(например резистор) и вместо него впаять перемычку, но хотелось бы как-то обойтись без пайки.

Сообщение отредактировал URIK-ZZZ - Feb 7 2017, 22:02
Go to the top of the page
 
+Quote Post
Den64
сообщение Feb 7 2017, 23:06
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 584
Регистрация: 22-11-07
Из: Курская область
Пользователь №: 32 571



Не спец в этом вопросе, но встречал платы на которых был разведён резистор такой но ни чего не впаяно. И площадки резистора замыкались дорожкой.
Главное правильно определить место на плате в котором будет соединение AGND и DGND.
Go to the top of the page
 
+Quote Post
Mikle Klinkovsky
сообщение Feb 7 2017, 23:15
Сообщение #3


Профессионал
*****

Группа: Свой
Сообщений: 1 972
Регистрация: 10-10-05
Из: 54°36'41.81" 39°43'6.90"
Пользователь №: 9 445



В Пикаде добавляют атрибуты TieNet в цепи и в медный полигон (на котором цепи потом замыкаются) и DRC это проверяет.
В Оркаде делают так: http://www.parallel-systems.co.uk/images/P..._Definition.pdf
В Пульсониксе есть тип компонента "starpoint", на его пин и, соотв., пад подключаются разные цепи.
(правда хрен знает какими глазами потом смотрит технолог на электроконтроле, т.к. в IPC-D-356 цепи разные, но замкнуты sm.gif )

Расскажите, пожалуйста, как это правильно делается в Алегро.


--------------------
Подвиг одного - это преступление другого! (с) Жванецкий
Go to the top of the page
 
+Quote Post
URIK-ZZZ
сообщение Feb 8 2017, 21:03
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 18-12-04
Пользователь №: 1 543



Цитата(Mikle Klinkovsky @ Feb 8 2017, 02:15) *

Спасибо!
Сижу разбираюсь потихоньку.
Go to the top of the page
 
+Quote Post
URIK-ZZZ
сообщение Feb 9 2017, 08:03
Сообщение #5


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 18-12-04
Пользователь №: 1 543



Что-то не получается. Возможно я не правильно понял(с английским не очень).
Вот это место:
Цитата
On each pin on the net short (SP1) you will need to Edit Property (Double click the pin) and add the net names
that you wish to short separated by a colon. In this example the nets are DGND:AGND:SGND. It is recommended
that for each pin the primary net is first (i.e. pin 1 the NET_SHORT would equal SGND:AGND:DGND. You also need
to ensure that you also have a PCB footprint defined for the netshort part.

Я так понял в схеме клацаю на пине и в редакторе свойств в Net Name через двоеточие добавляю имя второй земли.
Но он вообще не даёт Net Name редактировать в свойствах пина.
Ещё в примере, как я понял версия 17.2, а у меня 16.6. Может тут собака порылась?

Сообщение отредактировал URIK-ZZZ - Feb 9 2017, 08:07
Go to the top of the page
 
+Quote Post
Карлсон
сообщение Feb 9 2017, 11:23
Сообщение #6


Местный
***

Группа: Свой
Сообщений: 290
Регистрация: 29-09-06
Из: Москва
Пользователь №: 20 800



Посмотрите эту тему https://electronix.ru/forum/index.php?showtopic=132629
Go to the top of the page
 
+Quote Post
URIK-ZZZ
сообщение Feb 9 2017, 20:32
Сообщение #7


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 18-12-04
Пользователь №: 1 543



Цитата(Карлсон @ Feb 9 2017, 14:23) *
Посмотрите эту тему https://electronix.ru/forum/index.php?showtopic=132629

Спасибо!
В принципе в статье выше решение тоже самое, что и в обсуждении по ссылке - затыкание пасти DRC-у свойством NET_SHORT(ну или как указал PCBtech свойством NODRC_SYM_SAME_PIN), что бы не мешал, но реализация в статье начинается с Capture, подходит для 17.2. В 16.6 с Capture заморачиваться не надо, а всё делать в редакторах плат и футпринтов, как я понял.
Буду пробовать.
Go to the top of the page
 
+Quote Post
URIK-ZZZ
сообщение Feb 14 2017, 18:34
Сообщение #8


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 18-12-04
Пользователь №: 1 543



Попробовал!
Нормально всё рпботает. Немного напрягает, что футпринт с ошибкой, которая убирается уже на плате.
Интересно, а если вот так сделать - это корректно?
Прикрепленное изображение

Попробовал сделать проект, вроде не ругается, типа обманул DRC.
Конечно надо, чтобы на плате было больше одного слоя.
Прикрепленный файл  WARE_GND.rar ( 21.74 килобайт ) Кол-во скачиваний: 713

Вроде всё, что надо залил.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 17th June 2025 - 08:14
Рейтинг@Mail.ru


Страница сгенерированна за 0.01402 секунд с 7
ELECTRONIX ©2004-2016