Может правильно будет сравнивать с Cyclone V ? Один техпроцесс.
Просто казалось, что 7 поколение у Xilinx, это как 5 у Altera.

Что скажете в сравнении с Cyclone V? Тогда можно и Zynq vs. Cyclone V SE/SX/ST сразу вспомнить.

Выбор пары Spartan 7 vs. Cyclone 10 LP обусловлен скорее ценой. Из новых, вероятно это будет самый дешевые решения для 30K+ LE. Так ли сильно 60 nm повлияют на производительность?

Сообщение отредактировал _Макс - Jun 25 2017, 15:57

Вроде написано speed grade 6,7,8 поэтому думаю не сильно (у Сyclone10 GX 5,6).

Сообщение отредактировал g700 - Jun 25 2017, 17:26

У Циклона DSP блок 18x18, а у Спартана 18х25, выгода Спартана не очевидна конечно, зависит от того как их использовать в проекте

1. Для Cyclone 10 GX поддержка DDR3 прямо заявлена а для Cyclone 10 LP нет
2. Из общения с альтеровцами. Впрочем тут возможно ответ был о hard core а на soft core
что-нибудь заведется, но учитывая что в Cyclone 10 LP нет IOPLL врядли.



Альтеровские визарды защищать не хочется, а вот библиотека примитивов и блоков у Альтеры
нормальная. Для меня использовать примитив типа ALT_INBUF_DIFF - экзотика, а вот
вставить dcfifo проще чем генерить визардом или описывать в коде.

Хоть тема и значится официально как холивар, но всё же не буду возражать в таком ключе.
Лучше приведу пример: симулятор. Где проще настроить симулятор? Что будет часто важно новичку для отладки его тупняков
Я настаиваю что в Xilinx это гораздо проще, ведь мне знакомы примеры как пользователи Quartus избегают использование Modelsim ASE, я даже знаю почему, пробовал это настроить - эту часть САПР делали люди с избыточными хромосомами
Хотя для опытного специалиста накидать скриптов не проблема, я так и использую MS-ASE.

Некорректное сравнение. Слишком разные семейства.
ИМХО, правильнее сравнивать Spartan 7 и Cyclone 10 GX

Ну, есть масса статей, как это сделать (настроить совместную работу с ModelSim). А вот когда не работает нормально такая вещь, как инициализация памяти вне контекста soft-процессора (Vivado, microBlaze) - т.е., не работает понятным образом вполне обычный use case пользователя, - это странно. Ну, и еще много подобного в Vivado (как Integrated LA, например). Поймите меня правильно - мне нравится замах разработчиков Vivado, которые заготовили много правильно организованных шкафчиков и полочек. Но вот реализация ряда нужных процедур во многих полочках - это проблема.

Вот только корпуса у Cyclone 10 GX не начального уровня:
U484 484-pin UBGA
F672 672-pin FBGA
F780 780-pin FBGA

Хм, а какие есть альтернативы, когда в проекте требуется небольшой процессор?

Альтернатив очень много. OpenRISC, LEON и другие.
Но NIOS имхо очень удобный, т.к. хорошо и удобно вписывается в общую экосистему Altera. К нему цепляются любые ip-ядра, которых очень много. Допиливаний напильником минимум. Это все снижает стоимость разработки.
C MicroBlaze не работал. Подозреваю, что примерно тоже самое.

Это верно, а вот OpenRISC натянуть я даже не представляю с его начать, не то что комфортно использовать. Хотя я просто не пробовал.

И у меня иная рекомендация. Если стратегически выбрали Альтеру и не собираетесь с неё уходить, то стоит использовать NIOS.
Тут еще организационные моменты. На мой личный взгляд, проще организовать работу, когда она распределена между исполнителями.
Все, кто делают кастомные ядра проекта, пишут под известный стандарт, могут быстро и легко все прототипировать. Вагоны документации и примеров.
Проще найти людей на рынке труда.
В общем по сумме факторов я за NIOS (или MicroBlaze, но про него не берусь судить).

Если писать ядра на продажу, как нечто платформонезависимое, то, понятно, завязываться на вендора не стоит. Существует несколько стандартов SoC и шин под них, совместимость с которыми необходимо обеспечить. Тут у меня нет опыта, но и речь шла о другом.

И в корпусе DIP нету, а жаль

Жалко что нет дешевого разъема под SOM.
Но это и понятно - надо много пинов + signal integrity.