15 нГ это примерно 15мм дорожки на ПП, между соседними блокирующими конденсаторами, например стоящими по разным сторонам контроллера. Обычное дело - двухслойка, земля более-менее цельная заливка на нижнем слое, а питание в виде тостых (1мм) проводников по верхнему слою, при нынешних размерах компонентов их можно считать "шинами"

Saturn PCB для 1 мм ширины microstrip (дорожка над полигоном) дает около 2 нГ на 1 см.
Питание надо водить широкими проводниками. 1 мм - этого мало.

1нГн/1мм это примерная величина парциальной индуктивности проводника без учета нижележащих полигонов.
С полигоном да, меньше, но опять же зависит от толщины платы, от качества полигона (наличия разрывов и ПО) и всего прочего (например проводник идет над краем полигона). Но и 2 нГн/см это вы как считали?? Вот что говорит ваш Saturn про стандартную двухслойку:

Т.е на 15 мм проводника в любом случае будет 7 нГн.

Я высоту не менял, как была 0,254 мм, так и оставил. Не обратил внимания. Для четырехслойки она такой и будет.
Насчет 1 нГ/мм - я тоже так всегда прикидывал для сигнальных цепей. Но в данном случае проводники питания можно и нужно делать гораздо шире.

Совет правильный, но в данном случае речь не об этом. Ну пусть там будет не 15 нГн, а 10 или 5, пусть даже для ровного счета индуктивность уменьшится в 4 раза, это значит, что частота резонанса увеличится в 2 раза, т.е вместо 10 МГц будет 20. Сам резонанс (или антирезонанс) никуда не денется от этого.

Станет намного менее заметным, поскольку раньше начнется действие конденсатора следующего (меньшего) номинала. Поэтому и логично ставить конденсаторы с небольшим шагом номиналов.

А вот симуляция с вами не согласна.

2 конденсатора 0,1мкФ + 10нФ, импеданс системы на первом антирезонансе при различных индуктивностях питания 7,4; 2,0; 1,1 Ом.


4 конденсатора 0,1мкФ + 10нФ + 1нФ + 100пФ, импеданс системы на первом антирезонансе при различных индуктивностях питания 7,7; 2,1; 1,2 Ом.


Особо разницы не вижу

Ну и для сравнения связка из четырех конденсаторов 0,1 мкФ типа GRM188R71E104KA01 даёт следующие значения импеданса (на тех же частотах): 0,19; 0,1 и 0,074 Ом. Чувствуете разницу?

Вот что по данному вопросу имеется у Altera: https://www.altera.com/support/support-reso...on-network.html
Оттуда: AN 574: Printed Circuit Board (PCB) Power Delivery Network (PDN) Design Methodology

А почему здесь должна быть разница? Одни и те же номиналы конденсаторов с "правильным" шагом.
Изначально речь шла про 1 мкФ + 0,01 мкФ. Вот там почувствуете разницу при разных индуктивностях.

Лучше бы на графики взглянуть. Тогда почувствуем по полной.

Графики |Z(f)| для схем из поста Alexashka #22: 0,1мкФ + 10нФ; 0,1мкФ + 10нФ + 1нФ + 100пФ; четыре конденсатора 0,1 мкФ. Добавочные индуктивности везде 2нГн.

Прежде чем строить графики и тем более на базе графиков делать выводы, сделайте три вещи
1. Найдите полные модели S параметров конденсаторов, убедитесь что модели работают до 6ГГц ну или до 1ГГц минимум
2. Скомпилируйте модель печатной платы, тоже в S параметры при помощи софта который позволяет это сделать
3. Скомбинируйте модель печатной платы и модели конденсаторов в пакете моделирования типа HSpice и получите
честный график АЧХ.
А то уже вторая страница пошла в чем моделируется, как получены результаты непонятно.
Влияние стека печатной платы, которую тут не рассматривают, завалит любые package параметры просто на раз.
Без строгого подхода в такого рода делах все разговоры абсолютно лишены смысла, от слова совсем.

PS: Модели представленные пользователем Алексашка можно смело назвать взятыми с потолка, то есть да они вроде
как похожи на некий усредненный вариант, но этот вариант также далек от конкретной платы как Питер от Марса.
А Сатурн несерьезный пакеты для проверки работы PDN тем более до гигагерца.

И более того импеданс цепи питания тем более по сетке частот всегда имеет смысл рассмтривать только вместе
с потреблением тока конкретной схемой по этой же сетке частот. Если у Вас нет сетки потребления, Ваши графики
это конь в вакууме.
Альтера, за что ей большое спасибо предоставляет такую информацию.
В целом по теме вся эта возня лишена смысла в приложении к STM32F103. Там надо просто поставить
по паре конденсаторов 1+0.1 на каждый пин питания, и 10..100uF на весь чип и тупо забить.

А еще покажите для 8 нГн. Будет с чем сравнить.

Графики |Z(f)| для схем из поста Alexashka #22: 0,1мкФ + 10нФ; 0,1мкФ + 10нФ + 1нФ + 100пФ; четыре конденсатора 0,1 мкФ. Добавочные индуктивности везде 8нГн.




Сообщение отредактировал ims - Sep 27 2017, 06:13

Вот так вот прям завалит даже на 20 МГц ?? Серьезно?
А как связано потребление тока и импеданс связки конденсаторов? Эээээ..........
А как стыкуются ваши 6ГГц и STM32F103 ??

Ох уж эти критики...Вы бы лучше (если умеете по пунктам 1-2-3) привели результаты моделирования импеданса в "правильном" софте. Я думаю всем будет интересно, некая усредненная плата, несколько конденсаторов, трасса длинной...на ваш вкус ну может ТС оговорит более конкретные требования? Я например не считаю что нужно "поставить по паре конденсаторов 1+0.1 на каждый пин питания, и 10..100uF на весь чип и тупо забить", ибо цифровая часть зачастую соседствует с аналоговой, и чтобы помехи с "цифры" не лезли в аналоговую часть желательно их "закапсулировать" в цифровой зоне как можно лучше. В этом смысле конечно и трассировка цепей земли/питания играет важную роль, но и с конденсаторами хотелось бы разобраться, так как низкий импеданс в широкой полосе как раз помогает снизить пульсации от "цифры".

2 ims, спасибо, вроде всё совпадает по цифрам

Спасибо! Поучительно.

Еще хочу обратить внимание, что интересовать должен импеданс питания в точке подключения к выводу микросхемы, а не со стороны источника питания. Поэтому индуктивность проводника подводящего питание к конденсатору, ближайшему к выводу микросхемы, не должна учитываться. Важна индуктивность от конденсатора к выводу. Впрочем, зависит от того, где помеха наиболее опасна.