Ну вот, началось недопонимание. Я писал о _покупных_ изделиях. Их не наши конструкторы разрабатывают, а всякие там FTDI...

Ну извините, за недопонимание.

И ещё раз здравствуйте все!
Скажите, пожалуйста, возможно ли средствами AD создать 3D модель компонента со вдавленностью на корпусе? В идеале - со сквозным отверстием, как дырочки в ушах у транзистора КТ825.
Выпуклости у меня получаются, а вдавленности - нет.
Заранее признателен.

Господа, каким образом возможна Component Clearance коллизия, если стоит constraint 0 и компоненты на разных сторонах платы?
http://prntscr.com/gnozl7

Гляньте ПКМ violation чтобы увидеть в чем именно нарушение.

1. возможно модели не перенеслись на разные стороны, если не настроены пары слоев
2. возможно плата 0 толщины
3. Может это ошибка не связанная с Component Clearance

2. Плата нулевой толщины - не реально, там по-умолчанию уже заданы ненулевые толщины ядра (ядер), фольги и препрегов. Их для получения правильной 3D модели платы нужно редактировать по рекомендациям производителя плат, но нулевую толщину врядли кто будет устанавливать. А вот если 3D модель компонента "провалена" сквозь плату (например, точка привязки модели указана неправильно), тогда да, будут коллизии.

Несколько лет назад кто-то выкладывал методу в алтиуме.
Из-за сложности и затрат времени, похоже она не сильно востребована. Все равно красота искусственная. И глаз видит плохо вырубленные углубления

Но, проще все это в MCAD делать. там значительно больше инструментов

Здравствуйте! Просветите пожалуйста по некоторым вопросам.
Если вопросы глупые-не ругайтесь сильно...
1. можно ли взять футпринт для созданного элемента из стандартной библиотеки Marcenelious
2.Использование полигонов для соединения некоторых цепей вместо трассы - это для простоты соединения или так нужно. (видел в видеоуроках как соединяли цепь gnd)
3. В слоях, отведенных под питание vcc и землю gnd можно ли просто создать полигон, а не соединение трассировкой. Читал что надо строго под цифровыми элементами делать отдельное соединение gnd, а для аналоговых отдельное соединение.
В процессе создания пробного проекта возникли ещё вопросы:
1. подскажите как исправить ошибку при компиляции
не по альтиуму:
выводы общего анода индикатора HG надо соединять друг с другом или можно подключить к питанию только 1 из них
Заранее спасибо.

Есть 2 способа:
1. В опциях проекта на закладке Connection Matrix на пересечении Power Pin и Output Pin поменять ошибку на предупреждение или вообще на No Report
2. У компонента DA1 зайти в его свойства, нажать кнопку Edit Pins в нижнем левом углу, и у пина 3 (OUT) и изменить Electrical Type на Power или Passive
По аналогичным причинам очень часто возникают ошибки типа Net XXX has no driving source. Пути исправления те же самые.

1. можно. откройте .IntLib, он вам распакует IntLib в два файла PcbLib и SchLib. Откроете PcbLib И через CTRL+C - CTRL+V копируете в свою библиотеку
2. примите, что так нужно.
3. конкретно здесь проще не делить, будете делить потом. в след проектах.

Имеется интересная ошибка:
DXP-->Preferences-->Draftsman-->Primitive Defaults-->Table-->Bill of materials редактируется только Title. Всё остальное - нет. К примеру щёлкаю на изменение цвета - цвет не меняется, кнопка apply не активна. Галочку use document font не поставить (сразу пропадает) и.т.д.

Такая проблема только с этой вкладкой - на других всё ОК. Не подскажете в какую сторону смотреть?

данные берутся из PCBdoc или проекта. Там и правьте

Можно только добавить новый записи -- эти редактируются

Чем определяется зазор с которым функция Tools -> Outline Selected Objects обводит выделенную комбинацию? Можно ли регулировать этот зазор и заранее указать правильный слой для обводки?
Чем еще можно создать контур или полигон по контуру связки выделенных объектов (Ctrl + H), чтобы указать производителю участки меди для особой обработки?

Для правил нужно делать Room
Для производителя указать границы этой области в механическом слое. Хотя все равно в цену войдет по самому крутому участку