Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Вопросы начинающих 2017 г.
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Altium Designer, DXP, Protel
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29
Владимир
Начинаем опять в новом году
Stanislav_S
Такой вопрос, создаю футпринт в IPC Wizard (если это важно), потом компонент. При установке компонентов на плату почему-то Designator оказывается в слое Bot Overlay, хотя должен быть в TOP Overlay. Что не так? Вроде помню что такая проблема у кого-то была, но поиском не нашел, поэтому заранее спасибо за помощь sm.gif
Владимир
Проверьте на PCB свойство у компонента "Flipped on layer@
Stanislav_S
Цитата(Владимир @ Jan 4 2017, 21:09) *
Проверьте на PCB свойство у компонента "Flipped on layer@

Да действительно - установлено false. Тогда вопрос где этот параметр устанавливать при создании компонента? Либо это какая-то глобальная настройка? А то каждый раз на это отвлекаться - потеря времени.
Владимир
В Default настройках для Component
filmi
Цитата(Stanislav_S @ Jan 4 2017, 19:04) *
Такой вопрос, создаю футпринт в IPC Wizard (если это важно), потом компонент. При установке компонентов на плату почему-то Designator оказывается в слое Bot Overlay, хотя должен быть в TOP Overlay. Что не так? Вроде помню что такая проблема у кого-то была, но поиском не нашел, поэтому заранее спасибо за помощь sm.gif

В какойто из версий altium (в 14 или 15) всплывала эта проблема. По какой-то причине у части элементов самопроизвольно устанавливалась эта галочка.
Рекомендую обновить Altium.
AlexeyK
Установил вручную начало кординат (белый плюс), но почему то рядом стоит ещё синий плюс. Что он значит и как от него избавится? ))
Нажмите для просмотра прикрепленного файла
Владимир
Видимо там что-то есть
AlexeyK
Вручную зачищал эту область. Но + не пропадает.
Владимир
Цитата(AlexeyK @ Jan 5 2017, 20:05) *
Вручную зачищал эту область. Но + не пропадает.

Зачищал не означает, что зачистил.
Файл в студию
EvilWrecker
Цитата(Владимир @ Jan 5 2017, 21:49) *
Зачищал не означает, что зачистил.

Ага, если не чистится выделением значит ерунда в духе Wok Guides или "аналогов".
AlexeyK
Подскажите пожалуйста как правильно делать отверстия с поворотом. Я просто наложил два отверстия друг на друга. И как такое изготавливается на производстве: сверловка или фрезеровка?
Нажмите для просмотра прикрепленного файла
Aner
QUOTE (AlexeyK @ Jan 6 2017, 00:28) *
Подскажите пожалуйста как правильно делать отверстия с поворотом. Я просто наложил два отверстия друг на друга. И как такое изготавливается на производстве: сверловка или фрезеровка?
Нажмите для просмотра прикрепленного файла

Если на пр-ве фреза позволяет, можно и фрезой. Но это доп инструмент на пр-ве, в отдельном слое milling надо делать. Есть варианты, что не хотят доп фрезой пользоваться делают все на сверлильном станке. Тогда можно отверстиями в слое drill. Но в сопроводиловке указать требуется. Встречал вариант еще и лазерной резки.
Вообщето это все я считаю за пределами разводки, это к технологии пр-ва платы. И лучше grb в CAM350 проверить, отредактировать, тк AD не все позволяет делать с герберами, иногда ошибки выдает.
Владимир
Цитата(AlexeyK @ Jan 5 2017, 22:30) *

Плата взята за основу откуда то. там куча цепей.
Предполагаю из сверх старых вариантов. Prottel или PCAD. Как писали выше там есть не только Origin, но и Guid
Я бы удалил этот файл и не использовал.
Скрыть легко. Но при этом скроется и Origin.

Вообще это глюк
Лучше направить Сабунину-- они найдут, что там не так.

Разбирать где это не вижу смысла

AlexeyK
Цитата
Предполагаю из сверх старых вариантов. Prottel или PCAD.

Плата сделана в Altium Designer 16.
Цитата
Лучше направить Сабунину-- они найдут, что там не так.

Куда ему лучше отправить? Видел он сюда иногда заходит, но не часто.
Владимир
Цитата(AlexeyK @ Jan 6 2017, 11:35) *
Плата сделана в Altium Designer 16.

не уверен.
Такие значки были характерны в PCAD

Кстати обратно в PCad не передается.
Не где то запись оставлено


Скопируйте дезайн на новый пустой PCB-- и все пропадет.

Именно поэтому , я и писал, что скорее всего это огрызки импорта.
DSIoffe
Здравствуйте все! С наступившим!
Скажите, пожалуйста, как в AD 17 назначить цепь для слоя plain? В старой документации предлагают двойной щелчок по имени слоя в Layer Stack Manager, а потом назначить цепь в появившемся окошке. У меня окошко не появляется, сколько ни щёлкаю, а больше нигде не нашёл.
Заранее признателен.
Владимир
Прямо на PCB всему или каждому отдельному участку назначается индивидуально.
Через клик по этой части
DSIoffe
Во здорово. Спасибо!
А зачем по умолчанию там Pullback положительный, и plain торчит за края платы?
Владимир
не может быть, он внутрь отсчитывается
DSIoffe
Я не понял, почему такое получилось. Если задать Pullback положительный, то вокруг платы рисуется полоса шириной в два Pullback, цветом как как слой plain, ось полосы проходит по границе платы. То есть отступ рисуется как внутрь контура платы, так и наружу? Если Pullback отрицательный, то полосы нет, то есть и отступа нет?
Но зачем рисуется отступ двойной ширины?
Вообще: если Pullback задать, например, равным 0,5 мм, то расстояние от меди до края платы в этом слое и будет 0,5 мм?
Заранее признателен.
Владимир
Цитата(DSIoffe @ Jan 6 2017, 14:47) *
Я не понял, почему такое получилось. Если задать Pullback положительный, то вокруг платы рисуется полоса шириной в два Pullback, цветом как как слой plain, ось полосы проходит по границе платы. То есть отступ рисуется как внутрь контура платы, так и наружу? Если Pullback отрицательный, то полосы нет, то есть и отступа нет?
Но зачем рисуется отступ двойной ширины?
Вообще: если Pullback задать, например, равным 0,5 мм, то расстояние от меди до края платы в этом слое и будет 0,5 мм?
Заранее признателен.

так программистам алтиум проще. Главное есть отступ внутрь.
Снаружи и так ничего не будет
EvilWrecker
Цитата(Владимир @ Jan 6 2017, 15:54) *
так программистам алтиум проще. Главное есть отступ внутрь.
Снаружи и так ничего не будет

Одним словом не надо использовать плейн вообще нигде и никогда(в альтуме), а класть полигоном обычным.
DSIoffe
Цитата(Владимир @ Jan 6 2017, 14:54) *
так программистам алтиум проще. Главное есть отступ внутрь.
Снаружи и так ничего не будет

Эх. Даже я бы смог напрограммировать тут адекватный контур, сделав поправку на его ширину.
Ну да, если плату обрезать по контуру, то снаружи ничего не будет, назло программистам Altium sm.gif
Спасибо!

Цитата(EvilWrecker @ Jan 6 2017, 14:58) *
Одним словом не надо использовать плейн вообще нигде и никогда(в альтуме), а класть полигоном обычным.

Да почему же? Очень удобная вещь. У меня плата круглая, сделать plain гораздо удобнее, чем рисовать полигон. Лишь бы plain честно передавался в gerber.
Владимир
Цитата(EvilWrecker @ Jan 6 2017, 14:58) *
Одним словом не надо использовать плейн вообще нигде и никогда(в альтуме), а класть полигоном обычным.

Это уже ответ не на поставленный вопрос. Но совет "не ложить" Plane поддерживаю, а "класть" обычный полигон поддерживаю.

Цитата(DSIoffe @ Jan 6 2017, 15:02) *
Да почему же? Очень удобная вещь. У меня плата круглая, сделать plain гораздо удобнее, чем рисовать полигон. Лишь бы plain честно передавался в gerber.

По началу удобная. Для простых плат может и замечательная, но есть куча нюансов и разных возможностей, которые напрочь отучивают использование Plane
Stanislav_S
Здравствуйте, возник такой вопрос. Необходимо сделать такую PCB антенну - F - antenna, нарисовал полигонами по чертежу, теперь возник вопрос, какие пады поставить и как правильно создать компонент, что бы не было конфликта цепей в DRC.
Владимир
Цитата(Stanislav_S @ Jan 6 2017, 22:59) *
Здравствуйте, возник такой вопрос. Необходимо сделать такую PCB антенну - F - antenna, нарисовал полигонами по чертежу, теперь возник вопрос, какие пады поставить и как правильно создать компонент, что бы не было конфликта цепей в DRC.

Делайте footprint
Stanislav_S
Цитата(Владимир @ Jan 7 2017, 11:22) *
Делайте footprint

Ага, вот в этом и вопрос, как это сделать. Сделал антенну в виде полигона - поставил два пина - сделал компонент, в свойствах компонентах указал Net Tie. При установке на плату подключается только одна цепь, а вторая нет. Где надо смотреть?
Владимир
Footprint должен иметь столько Pad, сколько есть Pin.
то есть в вашем случае 2
Stanislav_S
Цитата(Владимир @ Jan 7 2017, 18:47) *
Footprint должен иметь столько Pad, сколько есть Pin.
то есть в вашем случае 2

Да так и сделал, поставил 2 пада и соответственно сделал два пина на символе.
Владимир
Pad будут иметь имена тех цепей, что и PIN
Полигон и прочая медь-- получит имя одной из цепей. Какой конкретно--- вероятность 50/50
Это вас не должно смущать. нужную цепь можно и необходимо подвести (точнее вывести от этого Pad) только к нужному pad

DRC не будет ругаться. То есть то, что вы хотели получить

Хотя я предпочитаю другой способ-- игнорировать такое сообщение.
Это проще в итоге оказывается
Stanislav_S
Цитата(Владимир @ Jan 7 2017, 19:02) *
Pad будут иметь имена тех цепей, что и PIN
Полигон и прочая медь-- получит имя одной из цепей. Какой конкретно--- вероятность 50/50
Это вас не должно смущать. нужную цепь можно и необходимо подвести (точнее вывести от этого Pad) только к нужному pad

DRC не будет ругаться. То есть то, что вы хотели получить

Хотя я предпочитаю другой способ-- игнорировать такое сообщение.
Это проще в итоге оказывается

Ага. только так не получается - не хочет он например в режиме интерактивной разводки соединять цепь GND и GND антенны, если соединить принудительно, то DRC все-рано ругается на короткое соединение. Конечно можно это игнорировать - это не мешает, но хотелось бы разобраться в вопросе sm.gif
ЗЫ Может кто скинет компонент PCB антенна, подойдет любая - хочу разобраться как правильно создавать такие компоненты.
Владимир
"Накладывать" полигон, Track на PAD нужно так, что бы от PAD Можно было отвести дорожку.
Исключаются из проверки все до первого излома дорожки при отводе от PAD
проверьте так ли это

Примеры такие были и именно с такой аннтеной.
Но найти можно только в старой почте или возможно что-то на работе осталось.
Дома потер страрые проекты
Stanislav_S
Цитата(Владимир @ Jan 7 2017, 19:30) *
"Накладывать" полигон, Track на PAD нужно так, что бы от PAD Можно было отвести дорожку.
Исключаются из проверки все до первого излома дорожки при отводе от PAD
проверьте так ли это

Примеры такие были и именно с такой аннтеной.
Но найти можно только в старой почте или возможно что-то на работе осталось.
Дома потер страрые проекты

У меня пады "спрятаны" под полигон, наверно в этом дело сейчас проверю, а за пример буду блвгодарен, мне потом эту топологию другим людям передавать - надо чтобы все было максимально прозрачно для их инженера sm.gif
Владимир
Цитата(Stanislav_S @ Jan 7 2017, 17:37) *
У меня пады "спрятаны" под полигон, наверно в этом дело сейчас проверю, а за пример буду блвгодарен, мне потом эту топологию другим людям передавать - надо чтобы все было максимально прозрачно для их инженера sm.gif

Это не страшно. нужно знать, что из проверки исключается только один Track (до первого излома).
Stanislav_S
Цитата(Владимир @ Jan 7 2017, 19:58) *
Это не страшно. нужно знать, что из проверки исключается только один Track (до первого излома).

Ок, пока попробую создать тестовые Net Tie компоненты - буду эксперементировать, а к антенне вернусь чуть позже.
Narside
маленький вопрос - возможно ли сгенерированный Оркадом нетлист для PCB перекинуть в Альтиум для разводки ПП? если возможно, то прошу вас подсказать процедуру?
Andreyy
1) Подскажите какой-нибуть источник ,где бы объяснялось как создается SCH по типу этого

2) В Altiume17(или в ранних так же было?) все установленные компоненты идут с Designatorом 'U?' 'R?' .., как можно потом автоматически '?' на цифру заменить?
Владимир
1. Читайте все. Это объемный вопрос.
Там иерархия, Harness, Reusible блоки . Каждый из них уже объемный
2. Tolls/Annotate

p.s. Первый вопрос следует задавать, когда второй не вызывает затруднений.
Потому как для первого вопроса аннотоация бывает весьма сложной
ZeratulSC007
Доброго времени суток.
Работаю с NanoBoard 1, дочерней платой Altera Cyclone EP1C2Q240С7. В constraint files в иерархии проекта лежит NB1_6_EP1C2Q240.Constraint. Но добавить ее в разделе Devices/Hard Devices не могу, все время слетает с EP1C2Q240С7 на EP1C2Q240C6. Что нужно сделать или чего я не понимаю?)
Hypericum
Цитата(Narside @ Jan 9 2017, 19:57) *
маленький вопрос - возможно ли сгенерированный Оркадом нетлист для PCB перекинуть в Альтиум для разводки ПП? если возможно, то прошу вас подсказать процедуру?

Не знаю точно про нетлист Оркада, но можно загрузить нетлист от PCAD200x.
Найдите FAQ тут
https://electronix.ru/forum/index.php?showtopic=85344

Найдите в FAQ-е
5.6 Как загрузить в Altium Designer созданный вручную список соединений (Netlist)?

Serg_x
Добрый вечер уважаемые.
Пересел недавно с PCAD на Altium V16. Было конечно сложно, но почти во всем разобрался.
Корпоративную библиотеку, перевел, схемы перевел. Одну уже даже развел с rules'ами и полигонами.
Пришла пора упорядочивать проект для дальнейшей работы в этой системе.
И в общем как вышло, что корпоративная библиотека требует редактирования из-за того что символы отрисованы в метрической сетке. А переходить в нее не хочется чтобы была совместимость с готовыми сторонними либами.
В общем было принято решение либу переделать с нуля взяв за основу сторонние библиотеки.
Для этого я уже стянул CernLib, Wьrth Elektronik, стандартные либы с сайта альтиума, и еще какие-то россыпью.
Теперь стоит такая задача.
С этих либов я хочу набрать компонентов которые, буду использовать в этом и других проектах, т.е. подходят мне в лоб хотя бы по посадочному месту и распиновке.
То есть из всей этой свалки библиотек я хочу выборочно взять пассив, некоторые разъемы, диоды, транзисторы.
Затем с уже отрисованных схем я делаю "Make integrated library" и получаю либы с компонентами которые уже там. Но они не все правильные.
Сливаю со всех либов компоненты в одну. Таким образом имею либу всего проекта.
Компоненты которых не нашлось готовых правлю символ в mils, меняю футпринт, и распихиваю по уже сделанным либам с сохранением всех имен.
Затем подключаю эти либы, а все остальные отключаю.
И казалось бы все, можно работать.
Сейчас я нахожусь на этапе набора библиотек.
Завел 6 штук .schlib и подключил к проекту все имеющиеся .intlib'ы. Все распаковал на .schlib и .pcblib
Затем через Copy-Paste из библиотек .schlib распихал в свои 6 библитек то что мне нужно.
Все сохранил, все открывается. Скомпилировал .schlib'ы в LibPkg
Отключил библиотеки, подключил только её.
В итоге футпринтов и 3D моделей нет.
Подключил все либы обратно - футпринты появились.
Разобрал пакет на библиотеки - само собой pcblib отсутствует.
Завел новую pcblib и вот сижу туплю на нее и не понимаю как подтянуть футпринты? Кроме как повторением процедуры копирования с библиотеками pcblib.

p.s. на работе наладили SVNDbLib. В надежде получить вменяемый импорт всего нужно и выкидывания всего ненужного. Но таким образом проблема слияния пока решается только через разбор компонетов на символы и футпринты с потерей атрибутов.
Владимир
Если переделывать все то Лучше переходите на Vault
Мозгов съест не меряно
но все вышеописанные безобразия решены в другом плане.

Ну и "тянуть" чужие библиотеки --- это в первую очередь тянуть чужие ошибки, во вторую -- думать всегда по разному, то есть так откуда стянули.
А ловить , устранять ошибки и систематизировать разные подходы-- это уже ненужная работа, когда времени до чертиков как много есть
Serg_x
На Vault нужна подписка которой нам не видать. Да и не хочется зависеть полностью от кого-либо еще тем более за бугром и через интернет.
В том и дело как раз что времени на переделки всего и вся просто нет. Готовим мы пока что предрелизный макет, на нем все и обкатаем.
Stanislav_S
Здравствуйте, снова - беда sm.gif Трассировал плату, добавлял компоненты все было хорошо sm.gif Однако что -то случилось, и теперь не могу нормально расставлять компоненты. Не дает компоненты ставить близко друг другу, видно что есть какой то минимальный зазор, менее которого сближать компоненты нельзя, причем зазор этот отсчитывается в слое - TopAssy (Mech 13), там у меня чертеж нарисован. В правилах - Component Placement - полностью отключил. В чем может быть проблема?
ЗЫ Вроде как началось все, после того как я случайно удалил комнату которая создавалась по умолчанию, но в этом не уверен.
ЗЫ ЗЫ Отключил все правила, все-равно компоненты не ставятся как надо, все рано какой то зазор установлен и не дает нормально ставить компоненты.
ЗЫ ЗЫ ЗЫ Если выполнить команду Edit->Move->Component, то тогда можно установить компонент как надо, но это не вариант, так можно рехнуться при расстановке компонентов.
filmi
Цитата(Stanislav_S @ Jan 10 2017, 23:52) *
Здравствуйте, снова - беда sm.gif Трассировал плату, добавлял компоненты все было хорошо sm.gif Однако что -то случилось, и теперь не могу нормально расставлять компоненты. Не дает компоненты ставить близко друг другу, видно что есть какой то минимальный зазор, менее которого сближать компоненты нельзя, причем зазор этот отсчитывается в слое - TopAssy (Mech 13), там у меня чертеж нарисован. В правилах - Component Placement - полностью отключил. В чем может быть проблема?
ЗЫ Вроде как началось все, после того как я случайно удалил комнату которая создавалась по умолчанию, но в этом не уверен.
ЗЫ ЗЫ Отключил все правила, все-равно компоненты не ставятся как надо, все рано какой то зазор установлен и не дает нормально ставить компоненты.
ЗЫ ЗЫ ЗЫ Если выполнить команду Edit->Move->Component, то тогда можно установить компонент как надо, но это не вариант, так можно рехнуться при расстановке компонентов.

Попробуйте: DXP->Preferences->Interactive Routing->Dragging в пункте "Component pushing" поставить "Ignore".
P.S. В правилах - ComponentClearance можно вводить отрицательные значения...
Serg_x
Цитата(Stanislav_S @ Jan 10 2017, 23:52) *
Здравствуйте, снова - беда sm.gif Трассировал плату, добавлял компоненты все было хорошо sm.gif Однако что -то случилось, и теперь не могу нормально расставлять компоненты. Не дает компоненты ставить близко друг другу, видно что есть какой то минимальный зазор, менее которого сближать компоненты нельзя, причем зазор этот отсчитывается в слое - TopAssy (Mech 13), там у меня чертеж нарисован. В правилах - Component Placement - полностью отключил. В чем может быть проблема?

Установите в настройках Interavtive Routing>Component pushing>"Ignore". Сейчас у вас там установлено "Avoid"

Stanislav_S
О! Спасибо! Так и есть, поставил как рекомендовали - все стало нормально. Но честно - я ничего не менял! Очередной раз наблюдаю, что настройки "магическим" образом меняются сами по себе - наверно надо делать бэкап настроек - на всякий случай sm.gif




Еще вопрос, после проверки DRC остался мусор в виде всяких значков ошибок, можно ли их убрать? Online DRC я отключил, а значки остались - забивают плату.
Владимир
Tools/Reset error market
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2024 Invision Power Services, Inc.