Добрый день,

собственно сабж. Надобно мне развести и запустить циклон-5-сок с памятью и минимальной периферией, а именно

на HPSной части DDR3(2x IS43-46TR16512A)+RGMII(KSZ9031RNX)+SDCARD( http://www.molex.com/molex/products/datash...CARD_SOCKET.xml ), возможно до двух ком портов (один на отладку, один на минималистический проц, который токи и температуру мерить будет, по факту тоже на отладку),
на FPGAшной части 17 LVDS и 20 GPIO,
клоки на все из lmk03318.

Успешный опыт разводки циклона 5 (без SoC) с FPGAшной периферией и этим клоком на обычной 4-х слойке имеется, а вот DDR3 и RGMII не разводил... Разводить буду пробовать одновременно в Orcad и KiCAD - а в каком получится, на том и остановлюсь, до этого рисовал все в пикаде. Паять, отлаживать и софт под это писать - сам тоже - конечный результат под мою ответственность.

Надобно чтоб все разместилось на плате шириной не более 23.2мм, плиска в корпусе BGA484 с шагом 0.8мм, причем все, что с касается FPGAшной части, с одной стороны платы будет (это у меня раньше разводилось и работало), а все остальное цифровое - с другой стороны.

Мануалы читал, форумные баталии со ссылками - тоже. ИМХО - предполагаю, что ответ - развести на 8 слоях не получится, к сожалению верен. Препреги у моего производителя 0.11мм, то есть на 6 слоях три препрега, на 8 слоях 4 препрега.

Вопросы, скажите, пожалуйста:

1. если поставить плиску + DDR3, то примерно все пространство шириной 23 мм на 6-8 слоях забивается (я не разводил еще до конца, но примерно получается так). Верно ли, или на вскидку можно плотнее?

2. так как мне надо RGMII, SDCARD, UARTы из плиски и клок на плиску протянуть, то это еще около 40 проводников, и как ни как, даже на 8 слоях еще 5-6мм ширины платы съест, то есть память не влезет, можно ли: на плате развести пады как в BGA и к ним припаять еще одну проходную плату со сквозными такими же падами а к ней сверху еще плату, на которую посадить RGMII, SDCARD, и все это барахло? Скажите, пожалуйста, делают ли так, можно ли? То есть у меня будет как бы три платы этажеркой:

нижняя 8L с плиской и памятью,
выше двухслойка без компонент и трасс с дырками под компоненты, и проходными виа для передачи сигналов,
а еще выше 4L c RGMII, SDCARD, UART и клоком.

Если таки вышеописанная этажерка реализуема и я через нее все питание плиски протащу, на каком минимальном тех процессе (число слоев, типы допусков) реализуемо разместить плиску с двумя микросхемами памяти, влезая в 23.2мм ширины платы, вдруг кто примерно подскажет, поделитесь вашим мнением, пожалуйста!

За любые критические советы, кроме совета отдать профессионалам и самому не трахаться, буду очень премного благодарен!

Спасибо!

ИИВ