|
LPDDR2 - Cyclone 5 SoC, как правильно подключать Vref, VTT, OCT, запутался, помогите, пожалуйста |
|
|
|
Dec 16 2017, 12:30
|
вопрошающий
    
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436

|
Добрый день, на днях отдал в печать первую свою плату с LPDDR2 ( https://www.arrow.com/en/products/edb8132b4...cron-technology ) и Cyclone 5 SoC. Память - одна планка с 32 битной шиной. Запутался в документации, обчитался и в Альтере, и Jedecах и в Микронах, вроде не могу найти опровержения, что я не прав, но и ни одного вменяемого дизайна не нашел, где бы было бы написано как правильно... Теперь гложат сомнения, правильно ли я сделал, а именно: 1. не поставил ни одного терминирующего резистора на CA и DQ, вроде не надо если одна планка? 2. половину напряжения из 1.2В получал из TPS51200, но так как резисторы не нужны были, то VTT никуда не подключен, а VREF=0.6В из TPS51200 подключил на VREFCA, VRefDQ и все Vref6A,B,C в процессоре, через ферритовые бусины ессно, 3. DDR-ODT_0 и DDR-ODT_1 на процессорной части никуда не подключил (и DDR_RESET тоже) - то есть в воздухе висят, 4. из резисторов на плате имеются только ZQ0 и ZQ1 на памяти и RREF_TL на плиске. Скажите, пожалуйста, правильно ли / можно ли так? И если что-то не правильно или не разумно, пожалуйста, скажите, как надо! Спасибо! ИИВ
|
|
|
|
2 страниц
< 1 2
|
 |
Ответов
(15 - 23)
|
Dec 22 2017, 12:56
|
Профессионал
    
Группа: Свой
Сообщений: 1 687
Регистрация: 11-01-05
Из: Москва
Пользователь №: 1 884

|
Цитата(dxp @ Dec 22 2017, 14:58)  На тестовых потоках без проблем льётся по 957 Mb/s в каждую сторону (loop). респекты. Как, если не секрет, Вы этого добились ? У Вас linux ? jumbo фреймы ? Цитата(dxp @ Dec 22 2017, 14:58)  Не понял. Вообще-то, UDP живёт поверх IP. Может быть вы с TCP спутали? Да, я имел в виду TCP/IP. Цитата(dxp @ Dec 22 2017, 14:58)  Полагаю, что Cortex-A9 на 800 МГц будет послабее даже старого 4-ядерного AMD на 3000 МГц. Но у него есть ПЛИС. На камере цепочка MAC-IP-UDP-... выполнена как раз на ПЛИС, процессор не загружен срочными металовками в реальном времени. я так понимаю система зрения БП... Цитата(dxp @ Dec 22 2017, 14:58)  Почему нельзя? Можно. В текущей камере у нас именно так и сделано: Cyclone IV + Blackfin. Но уже давно испытываем ограничение - скоростной обмен данными между ПЛИС и процессором возможен только через внешнюю SDRAM, а прямая связь через асинхронную шину. Для управления MMR это годится, но для обмена потоками данных - нет. Из-за этого приходится слишком много реализовывать сугубо на ПЛИС, а кое-что было бы удобно перекинуть процу. бррр. Чтобы не заниматься такой жутью, года 3 назад я накупил целый мешок китов apq8064. Тоже мечтал про gpu. Не срослось.
--------------------
Если хочешь узнать, что ждет тебя на дороге впереди, спроси у тех, кто возвращается по ней.
|
|
|
|
|
Dec 22 2017, 13:26
|

Adept
     
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343

|
Цитата(blackfin @ Dec 22 2017, 19:49)  Ну просто потому, что у нас многоканальный SDR практически полностью использует ресурсы XC7A100 и есть ещё внешний процессор. Была идея раза в два - три увеличить число каналов и перейти на Zynq. Не сложилось..  К тому, что раздельная связка ПЛИС + процессор даёт куда большее разнообразие вариантов, нежели СнК, возражений не имею. СнК - не панацея и не решает всех задач. Я вступил в дискуссию, не согласившись с тем, что СнК - это только габарит. Меня, кстати, больше волнует вопрос энергопотребления. Текущая связка циклона с фином позволяет получить весьма экономное потребление (тепловизионная камера 640х480 потребляет порядка 1 Вт), и есть некоторое сомнение, что на том же цинке (даже мелком) будет лучше. На практике проверить пока не могу. Цитата(blackfin @ Dec 22 2017, 19:49)  Хотите сказать, что если десятый циклон в три раза дешевле, то и LE у него в три раза хуже?  Во сколько раз хуже, не берусь судить, подколку понимаю и принимаю.  Но согласитесь, "классический" LE с LUT4, не так-то просто сравнивать со slice на LUT6. Они там приводят некие LCELL'ы, которых в действительности не существует, для того, чтобы как-то выразить эквивалентную ёмкость. Но это сферические LCELL'ы, имхо. Ведь структура классического LE и того же ALM у альтеры очень сильно отличается, и кроме ёмкости ещё есть быстродействие и ресурсы трассировки внутри элемента. При требованиях по скорости на дешевых ПЛИС придётся городить конвейеры, что съест ресурс... Да вы это получше меня знаете. В общем, однозначного ответа нет, и более современные, быстрые и дорогие ПЛИС не во всём лучше дешёвых и медленных, иначе бы последние просто не выпускали. Всё зависит от задачи. В вашем случае не сложилось. В другой раз может сложиться. СнК дают определённое преимущество в ряде задач, и это далеко не только габарит.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
Dec 22 2017, 13:36
|
Гуру
     
Группа: Свой
Сообщений: 3 106
Регистрация: 18-04-05
Пользователь №: 4 261

|
Цитата(dxp @ Dec 22 2017, 16:26)  Во сколько раз хуже, не берусь судить, подколку понимаю и принимаю.  Но согласитесь, "классический" LE с LUT4, не так-то просто сравнивать со slice на LUT6. Они там приводят некие LCELL'ы, которых в действительности не существует, для того, чтобы как-то выразить эквивалентную ёмкость. Но это сферические LCELL'ы, имхо. Ведь структура классического LE и того же ALM у альтеры очень сильно отличается, и кроме ёмкости ещё есть быстродействие и ресурсы трассировки внутри элемента. При требованиях по скорости на дешевых ПЛИС придётся городить конвейеры, что съест ресурс. Вы, возможно, не обратили внимание, но я дал ссылку на Cyclone 10 GX: [attachment=110340:Screensh...16_32_54.jpg] IMHO, TSMC 20 nm едва ли хуже, чем TSMC 28 nm.. Ну и LUT там 8-ми входовой..
|
|
|
|
|
Dec 22 2017, 13:37
|

Adept
     
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343

|
Цитата(a123-flex @ Dec 22 2017, 19:56)  респекты. Как, если не секрет, Вы этого добились ? У Вас linux ? jumbo фреймы ? Да не, обычные стандартные фреймы (1472 байта UDP), jumbo заметного прироста не даёт, геморроя больше. Хост - да, linux, пришлось только длину буферов UDP выставить. Магии особой нет. Софт, который принимает поток, парсит протокол (там у нас с камеры поток по своему протоколу летит - видео, телеметрия, метаинформация и т.д.) и формирует уже видеокадры, писал товарищ мой на С++, моя часть оконечная. Приём собственно потока UDP он сделал на Qt сокетах. Софт у него получился кроссплатформенным, успешно работает на винде, линуксе и даже на маке запустили ради прикола - работает, блин, не тормозит!  Успех, считаю, достигнут благодаря тому, что чел хорошо понимает тему и аккуратно всё написал, хотя программа не простая - куча потоков, семафоров и прочего подобного. Цитата(a123-flex @ Dec 22 2017, 19:56)  я так понимаю система зрения БП... Двухканальный прибор наблюдения с удалённым постом оператора.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
Dec 22 2017, 14:29
|

Adept
     
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343

|
Цитата(Aner @ Dec 22 2017, 21:22)  Своя вероятно дешевле, у нас подороже, из вторых флиров. У вас 14 бит или менее? Свою трудно сравнивать с покупной.  У нас серии нет, поэтому чисто купить стороннюю было бы дешевле. Тут дело в другом: у нас камера - не отдельный компонент, а как бы базовый элемент, на котором строится и весь остальной прибор. АЦП, который сигнал с матрицы берёт, да, 14-разрядный, в процессе обработки диапазон ужимается, на выходе обычно хватает 10 бит. P.S. Мы, похоже, в офтоп угубились.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
Dec 30 2017, 12:20
|
вопрошающий
    
Группа: Свой
Сообщений: 1 726
Регистрация: 24-01-11
Пользователь №: 62 436

|
Цитата(a123-flex @ Dec 21 2017, 16:25)  Никогда не понимал людей, которые берут плису со встроенным процом. Вы же понимаете, что проц Вам достается третьесортный и по стократной цене, по сравнению с отдельно рядом стоящим ?
Разве что габарит ? третьесортный или еще какой сортный, но даже дохлый 8-ой грейд на лапаке дает на двух ядрах 1ГФлопс на двойной точности (пиковая по даташитам 2.4ГФлопса). Если сравнить хотя бы с очень хорошо вылизанным и заточенным под вычисления Интел-Эдисоном (который из-за чрезмерной производительности канул в лету) то на нем я получал меньше - около 700МФлопсов (пиковая по даташитам 1.5ГФлопс). А когда у вас есть часть вычислений, которые хорошо ложатся на архитектуру плиски, а часть - на процессоре, то быстрая связка процессор-плиска просто нужна. Я сейчас перетаскиваю проект архитектуры: Cyclone 5 + Intel Edison на архитектуру Cyclone 5 SoC + LPDDR2 + RGMII + SDCARD, и, вижу реально следующие достоинства: 1. ширину платы смог с 27мм до 21.5мм уменьшить (мне было очень критично), сильно уменьшился объем корпуса со всей электроникой и даже общая площадь платы слегка уменьшилась, 2. поднялась производительность процессора, упростилось написание и оптимизация численной части для процессора, 3. на порядки поднялась скорость обмена плиска-процессор, на порядки уменьшилась латентность таких обменов, 4. слегка уменьшилась цена компонент, 5. ожидаю, что в полтора раза упадет потребление питания. Да, конечно повысился гемор по разводке, так как все самое ужасное раньше сидело внутри Интел-Эдисона, и теперь все это самому пришлось развести.
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|