Спасибо! Сейчас погляжу, что там такое!

ЗЫ: может пора ветку "Вопросы 2018 открывать", а то уже 94-я этой темы.
Пардон, если не в свое дело лезу)

Сообщение отредактировал Sanchosd - Jan 29 2018, 08:20

такая ерунда была, когда на плате присутствовал логотип производителя, выполненный в виде массива линиий. его прорисовывать - непомерная нагрузка на AD, даже если он никуда не перетаскивается, а сидит себе где-то и не отсвечивает.

нет, тут что то другое.
не дает произвольно ставить компонент. значит DRC все равно включено как то хитрым способом

Между "сильно тормозит" и "не дает произвольно ставить" -- большая разница.
Про первое вам сказали одну из причин. Там им может быть несколько.
Про второе -- стоит флаг расталкивания компонентов. Установите в игнорирование -- буде ставить как угодно

Где меняется порядок отрисовки полигонов? Рисую один полигон поверх другого, он не прорисовывается. Т.е. его как буд - то нет. Помогите пожалуйста.

Мда, на это котором году пользования возник вопрос? :-)
В "Polygon Pour Manager", вестимо.

Спасибо. Разобрался.

Не должно быть ни одного предупреждения. Проект должен проверяться/компиляться в ноль, т.е. ни одной ошибки, ни одного предупреждения. За каждым ворнингом прячутся баги.

Как-правило так, но всё-же не всегда и не везде.
Например предупреждение "Подключение скрытых выводов компонента к цепи.." вполне допустимы, если в библиотечных компонентах имеются таковые. А это весьма распространённое явление, особенно для цепей питания.
Просто надо в проекте настраивать типы оповещений по максимуму на ошибки. А предупреждений оставлять по-минимуму. И лишь те, причины появления которых в конкретном проекте ты сам реально понимаешь и прогнозируешь возможность их появления: да, они могут быть вот такие потому, что вот в этом месте у меня сделано так-то.
Лучше, конечно, задавать правила максимально жёстко. Я для этого практически на всё ставлю Fatal error.

Их не должно быть. Если они важны-- их нужно смотреть и устранять как Fatal так и warning
Если не важны-- они отключаются.
Как крайность-- их можно все отключить и проект будет без ошибок.
Но что важно. что нет дело только разработчика.

Не хотел отвечать, ибо не устраивать спор. Но поддержу Владимира
Я не различаю ворнинг и ошибку, а тем более error и Fatal error. Вообще, что такое Fatal error? Чем он отличается от error?
Проект должен копиляться или проверять в ноль. Ни каких ворнингов и ерроров. Либо настраивайте правила, чтоб не было ворнинга (например на D3 нога 4 должна быть так и так), либо устраняйте условия ворнинга.

Тем более у Panych ворнингов было ПАРУЭКРАНОВ!!!

ps

Это весьма распространённое явление выстрела себе в ногу в АД. Забудьте про скрытые выводы. Их не должно быть. Схема может быть транслирована в пдф. Там скрытые выводы не видны. Да и в АД этот "финт" ухудшает читаемость. смотришь в схему и не видно пинов/цепей. Может получитсья так, что ногу нужно зацепить на AGND, а она зацепилась скрытым пином на GND, а может вообще быть NoNet. Попробуйте сделайте на микросхме все пины срытые.... на резисторах скрытые.... на кондёрах.... Как ваша схема будет выглядеть?
Ни чего не должно быть неявного. Всё должно быть очевидно и прозрачно!!!

pps Если вы любите делать цепи-невидимки скрытые пины, то либо настраивайте правила, чтоб не было ворнингов (я уже не говорю за ерроры и тем более ФАТАЛ (кто это придумал?) ероры), либо явно подцепляйте выводы, чтоб не было ворнинга... там более ПАРУ ЭКРАНОВ. Имхо.

+1
Они могут быть. И даже ГОСТ предусматривает.Но схема электрическая ПРИНЦИПИАЛЬНАЯ предусматривает отображения ВСЕХ электрических связей и компонентов. Соответсвенно для скрытых выводов тот же ГОСТ следует на поле схемы размещать таблицу скрытых выводов, либо текстовую запись возле УГО с указанием подключения таких выводов.
Это сделать сложно и не удобно.
Поэтому проще показать все, и не заморачиваться со скрытыми выводами

Согласен но есть компоненты у которых традиционно выводы питания делаются скрытыми. Мелкая логика например.

Всем привет
при создании footprint-ов есть необходимость чтобы при вставке нового pad'a значение designator инкрементировалось

сейчас я делаю ctrl_c + ctrlc_v после меняю значение в ручную, не удобно...
AD18

когда ставите их (Place pad)-- оно и инкрементируется при вставке следующего.
Когда копируете-- нет.

Подскажите, пож., кто сталкивался:
При печати схемы из Altium названия контактов элемента и их номера немного съезжают вправо и налезают на линию.
А на экране всё выглядит хорошо.
Названия (здесь "D2", "R1,C1") я знаю как отодвинуть в библиотеке, а номер первого контакта сдвинуть не удаётся.
Можно ли распечатать так, как выглядит на экране?