|
|
  |
Lattice бросился вдогонку за альтерой, LatticeMico32 Open, Free 32-Bit Soft Processor |
|
|
|
Sep 29 2006, 08:08
|
carpe manana
  
Группа: Свой
Сообщений: 321
Регистрация: 2-06-05
Пользователь №: 5 659

|
Цитата(des00 @ Sep 28 2006, 19:19)  хмм а почему в догонку ? альтера тоже открыла исходники ниоса ? нуно код этого проца поковырять, если он нормальным HDL ем написан, а не структурным на гейт левеле  Открыла, да. Задаете параметры - и при соответствующей лицензии геренируется нормальный ХДЛ  .
|
|
|
|
|
Sep 29 2006, 11:37
|
Вечный ламер
     
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453

|
Цитата(makc @ Sep 29 2006, 04:20)  Цитата(des00 @ Sep 28 2006, 19:19)  нуно код этого проца поковырять, если он нормальным HDL ем написан, а не структурным на гейт левеле  Скачал, посмотрел - чистый Verilog. Синтезировать его не пробовал, т.к. пока не было времени. придеться вспомнить верилог, у меня канал не толстый, все еще тянеться. Но по даташиту, просмотренному по диагонали сильно похож на ниос  но вот при 6 уровнях конвейера всего ~80 МГц это странно.
--------------------
|
|
|
|
|
Sep 29 2006, 12:18
|
Вечный ламер
     
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453

|
Цитата(Stewart Little @ Sep 29 2006, 07:08)  А на LatticeMicro8 кто-нибудь посмотрел? http://www.latticesemi.com/products/intell...rollermico8.cfmИнтерес (пока чисто академический) - возможен ли перенос LatticeMicro8 на альтеровский MAX II ? Неприятность заключается в том, что в исходнике используются библиотечные латтисовские компоненты. Кто-нибудь возьмется за такую задачу? хмм : 1. есть же ниос16, dspuva16, atiny16 (раздавали на ниос форум), пикоблейз на нормальном ХДЛ. 2. я бы взялся, но свободного времени практически нет, ждать придеться долго (в моих задачах для управления минимум нужно 16 бит).
--------------------
|
|
|
|
|
Sep 29 2006, 12:38
|

Лентяй
     
Группа: Свой
Сообщений: 2 203
Регистрация: 11-10-04
Из: Санкт-Петербург
Пользователь №: 843

|
Цитата(des00 @ Sep 29 2006, 16:18)  1. есть же ниос16, dspuva16, atiny16 (раздавали на ниос форум), пикоблейз на нормальном ХДЛ. ниос16 - отстой, занимает много места и под макс2 не заточен dspuva16 - не знаком с таким. если не сложно, дайте ссылочку (хотя смущает "dsp" в названии) atiny16 - годится, до документирован из рук вон плохо пикоблейз - религия не позволяет
--------------------
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
|
|
|
|
|
Sep 29 2006, 12:49
|

Гуру
     
Группа: Модераторы
Сообщений: 2 095
Регистрация: 27-08-04
Из: Россия, СПб
Пользователь №: 553

|
Цитата Интерес (пока чисто академический) - возможен ли перенос LatticeMicro8 на альтеровский MAX II ? Неприятность заключается в том, что в исходнике используются библиотечные латтисовские компоненты. Там нормальный, человеческий код. Компоненты - для симуляции. Самое главное - поправить ОЗУ для регистрового файла и стека. На уровне синтезатора - переносился на ACEX, дальше не заходил, т.к. я его только щупал. Для надежности берите verilog версию, т.к. в vhdl был глюк с прерываниями. OpenUP(an 8-bit CISC fpga-processor)- http://www.dte.eis.uva.es/OpenProjects/OpenUP/index.htm - 8-ми битник dspuva16(A 16-bit fixed-point DSP Processor for FPGA) - http://www.dte.eis.uva.es/OpenProjects/OpenDSP/index.htm
|
|
|
|
|
Sep 29 2006, 13:14
|
Вечный ламер
     
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453

|
Цитата(3.14 @ Sep 29 2006, 08:09)  А я чего то уже наелся синтезируемыми процессорами, microblaze в частности. Как ни крути, тормоз получатся с большим потреблением, выигрыш от гибкости и возможной железячной акселерации фукций с лихвой съедается временем на отладку подобных вещей.  Вспоминая наш с вами давний спор, вы говорили о микроблейзе по другому. но все же иногда процы сильно облегачают жизнь, т.к. КА не выход. (особенно если не нужна сверхбыстрая математика, а нужно например расчитав базовый адресс, инициализировать несколько каналов ДМА) Предлаю всем форумом написать один 16/32 бита риск к нему на эклипсе иде и пользовать его, что бы "патроны блокам подностить" (с) yes с форума сахары наработки в этой области есть.
--------------------
|
|
|
|
|
Sep 29 2006, 14:20
|

Лентяй
     
Группа: Свой
Сообщений: 2 203
Регистрация: 11-10-04
Из: Санкт-Петербург
Пользователь №: 843

|
Цитата(3.14 @ Sep 29 2006, 17:38)  Мне вот интересно, какую тактовую системную частоту можно достичь с NIOS-ом на втором циклоне, скажем для системы: CPU(из приблуд только кеш инструкций и данных), SDRAM, UART(несколько), Ethernet. И какая латентность на шине будет. Система в составе : - процессорное ядро NiosII Fast с кэшами инструкций и данных и отладочным JTAG-модулем; - контроллер SDRAM (8 мегабайт); - интерфейс с внешним Flash-ПЗУ (2 магабайта); - два UARTa; - Ethernet 10/100 MAC (использовалось IP-ядро фирмы SLS) Синтезировалась под EP2C8F256, испоьзовалась SMART-компиляция, оптимизация по занимаемой площади, задана тактовая частота 120 МГц. В кристалле EP2C8F256C6 занимает 6496 логических элементов (сколько встроенной памяти - пардон, запамятовал). Тактовая частота 138,66 МГц. В кристалле EP2C8F256C8 занимает 6800 логических элементов, 79360 бит встроенного ОЗУ (примерно 20 блоков M4K). Тактовая частота 93,48 МГц. (отладочный JTAG-модуль занимает 300-400 LE и 2 блока M4K). По уму, наверное, надо было бы констрейны для обоих вариантов разные задавать. Латентность на шине не оценивал.
--------------------
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
|
|
|
|
|
Sep 29 2006, 16:54
|

Их либе дих ...
     
Группа: СуперМодераторы
Сообщений: 2 010
Регистрация: 6-09-04
Из: Russia, Izhevsk
Пользователь №: 609

|
Не плохо, на спартане3 без секса больше 50~60МГц получить сложно (по крайней мере с мои набором периферии), я не вдавался в анализ того с кокой корки (или каких других факторов) влазит тормоз, но происходит примерно так: по началу, когда проц и пара корок, все разводится на ~100M, потом по ходу приходится уменьшать до 80 и в итоге получаешь 50  . А сколько унего ступеней конвейера, и сколько тактов уходит на доступ по внутренней шине до корки? Еще, я так понял, синтезировать можно любым синтезатором?
--------------------
Усы, борода и кеды - вот мои документы :)
|
|
|
|
|
Sep 30 2006, 10:08
|
Профессионал
    
Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643

|
[quote name='des00' date='Sep 29 2006, 16:14' post='159478'] [quote name='3.14' post='159475' date='Sep 29 2006, 08:09'] cut Предлаю всем форумом написать один 16/32 бита риск к нему на эклипсе иде и пользовать его, что бы "патроны блокам подностить" (с) yes с форума сахары наработки в этой области есть.  [/quote] Приветствую Всех! Я тоже готов поучаствовать в процессе создания велосипеда :-). Написать корку вобщем то не проблема. Главное обеспечит ее соответствующими КАЧЕСТВЕННЫМИ инструментами (легко адаптируемыми к конкретной архитектуре)- как минимум - компилятор С симулятор/эмулятор. Именно это (по мойму) и есть главная проблема в softprocessor строительстве. Я в течении месяца провел маленькое исследование в этой части и результаты не очень радостные - из возможных претендентов на компилятор ( если не разрабатывать с нуля) - LCC, SDCC, и GCC. LCC -прост в модификации под конкретный процессор но почти отсуствует оптимизация. GCC - имеет хорошую оптимизацию но требует большой объем работы при модификации, SDCC - занимает промежуточное положение. Привязка же под конкретный софт/архитектуру процессора неизбежно влечет избыточность на аппаратном уровне но позволяет не ломать голову на софтварном. Удачи! Rob.
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|