Каким образом расчитывать/подбирать этот фильтор для питания PLL, катушечки, емкостя.
Может есть готовые решения?

http://focus.ti.com/analog/docs/enggresdet...nContentId=1052

Эта штучка готовых решений питания (уже видел до этого) а уменя источник питания уже разработон мне нужен фильтр для PLL!

LC filter 10uH and 0.01uF

а почему именно такие значения?
- это из экспериместальные значения?
- или может а доке Альтеры есть и я незаметил?

Вот нашёл реализацию фильтра (см. схему) для Циклона EP1C12 хоря разницы вроде нет?
вопрос такой:
- что это за такая индуктивность или может я чего непонимаю = Ferrite Bead 50Mhz?

ferrite bead это дриссель в виде проволочки в ферритовой трубке (которая и есть bead). Есть SMD-варианты - http://www.smd.ru/katalog/mnogoslojnye2/index.khtml

непонятно что значит 50MHz?

Мне тоже непонятно. Вероятно частота, на которой достигается определенный импеданс (по модулю). Только вот какой - не знаю. Обычно они характеризуются модулем импеданса на определенной частоте, а не просто частотой.

т.е. вероятные помехи 50МГц?
а какая связь с модулем импеданса?


индуктивности здесь вообще неуказывается тепрь что ли?
(что-то я отстал от жизни )

http://www.murata.com/catalog/c31e.pdf

http://search.murata.co.jp/Ceramy/CatalogA...p;sParam=BLM21P

Для данного типа элементов КЛЮЧЕВЫМ параметром является ИМПЕДАНС на заданной частоте, который складывается из совокупности параметров RLC.

ВЫШЕ 50 МГц.


Линейная. Чем он больше, тем сильнее давим.



Индуктивность это лишь одна составляющая комплексного импеданса. А в данном случае он важен целиком.

на самом деле у фильтра о котором вы спрашиваете две задчи:

1. это фильтрация питания подаваймого в чип. тогда Cyclon II Device hand book
table 5-2, page 5-2 Vmin 1.15 Vmax 1.25 VDC соответсвенно ваш фильтр должен
обеспечивать порядка 0.1V пульсаци максимум а это зависит от вашей разводки и
источника питания. также в том же документе сказано, что rise time max = 100mS
так что постянную времени сильно не задирайте

2. защита от помнх которые могут идти с плл в схему. по большому счету они
не сильно влияют на работу схемы. в основном проблема возникает при тестировании
электромагнитной совместимости CISPR-22 FCC68 class B

удачи

L - 10 мкГн (обычная чип-индуктивность на 100мА), сразу за ней C - 0.1uF и Cpol 10 мкФ.
Непосредственно перед выводами питания - 0.1 и 0.001 uF.
Сразу после первых же конденсаторов (0.1 и 10.0) земля GNDPLL тянется уже отдельно от остальной цифровой земли и максимально близко к VCCPLL - дабы не образовывать широкий контур.
Работает уже в нескольких схемах - проблем не замечал.

А вот такой дурной вопрос. Если на кристалле четыре PLL, то каждой нужна отдельная цепь питания со своим LC-фильтром или они обойдутся одним общим?
И, насколько я понял, всё это относится к аналоговому питанию PLL, а цифровое можно спокойно посадить на питание ядра?