реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> DDR2, Трассировка DIMM с DDR2
YuK
сообщение May 30 2006, 07:59
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 48
Регистрация: 17-06-04
Пользователь №: 40



Люди, у кого-нибудь есть требования к трассировке DIMM DDR2. Ограничения по длине проводников для клока, команд, адресов? Или где были би расписаны длины проводников на фирменном DIMM'е, как в прилагаемом примере, только для DDR2?
Прикрепленные файлы
Прикрепленный файл  Pages_from_ddr_unbuff_dimm_spec_09.pdf ( 12.19 килобайт ) Кол-во скачиваний: 322
 
Go to the top of the page
 
+Quote Post
pep
сообщение May 30 2006, 09:59
Сообщение #2


Инженер
***

Группа: Свой
Сообщений: 357
Регистрация: 25-04-05
Из: Воронеж
Пользователь №: 4 476



Посмотрите вот это: http://download.micron.com/pdf/technotes/ddr2/TN4708.pdf. И на той же страничке есть еще много информации.


--------------------
Человеку свойственно ошибаться
Go to the top of the page
 
+Quote Post
m_y
сообщение May 31 2006, 02:52
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 162
Регистрация: 21-02-05
Из: С-Петербург
Пользователь №: 2 780



Цитата(YuK @ May 30 2006, 11:59) *
Люди, у кого-нибудь есть требования к трассировке DIMM DDR2. Ограничения по длине проводников для клока, команд, адресов? Или где были би расписаны длины проводников на фирменном DIMM'е, как в прилагаемом примере, только для DDR2?

Посмотрите присоедененный файл.


Цитата(YuK @ May 30 2006, 11:59) *
Люди, у кого-нибудь есть требования к трассировке DIMM DDR2. Ограничения по длине проводников для клока, команд, адресов? Или где были би расписаны длины проводников на фирменном DIMM'е, как в прилагаемом примере, только для DDR2?

И еще

Цитата(YuK @ May 30 2006, 11:59) *
Люди, у кого-нибудь есть требования к трассировке DIMM DDR2. Ограничения по длине проводников для клока, команд, адресов? Или где были би расписаны длины проводников на фирменном DIMM'е, как в прилагаемом примере, только для DDR2?

И еще
Прикрепленные файлы
Прикрепленный файл  spraaa7c.pdf ( 181.91 килобайт ) Кол-во скачиваний: 782
Прикрепленный файл  ddr2_sodimm_0_11.pdf ( 379.37 килобайт ) Кол-во скачиваний: 765
 
Go to the top of the page
 
+Quote Post
YuK
сообщение Jun 1 2006, 14:24
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 48
Регистрация: 17-06-04
Пользователь №: 40



Спасибо.
В ddr2_sodimm_0_11.pdf красиво разрисовано, только таблички пустые, а хотелось бы посмотреть как раз сколько набегает по цепям данных, управления, адреса и клока внутри SODIMM'а
Go to the top of the page
 
+Quote Post
Torero
сообщение Oct 20 2006, 11:45
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 156
Регистрация: 23-12-04
Пользователь №: 1 646



Цитата(YuK @ May 30 2006, 11:59) *
Люди, у кого-нибудь есть требования к трассировке DIMM DDR2. Ограничения по длине проводников для клока, команд, адресов? Или где были би расписаны длины проводников на фирменном DIMM'е, как в прилагаемом примере, только для DDR2?

В указанном документе расписано как трассировать адресные и управляющие сигналы, а как на счет данных? Кто-нибудь знает надо ли их выравнивать по длине и с какой точностью?
Go to the top of the page
 
+Quote Post
VslavX
сообщение Oct 23 2006, 21:03
Сообщение #6


embarrassed systems engineer
*****

Группа: Свой
Сообщений: 1 083
Регистрация: 24-10-05
Из: Осокорки
Пользователь №: 10 038



Цитата(Torero @ Oct 20 2006, 14:45) *
В указанном документе расписано как трассировать адресные и управляющие сигналы, а как на счет данных? Кто-нибудь знает надо ли их выравнивать по длине и с какой точностью?

Собственно данные в DDR/DDR2 и являются одной из самых критичных частей.
Линии данных группируются в "байтовые дорожки" (byte lane), в каждую из которых помимо собственно 8 бит данных еще входит строб DQS (+ ~DQS, если используется дифференциальный вариант для DDR2) и маска данной lane - DQM. У разных производителей (чипов памяти, модулей, (встроенных) контроллеров памяти) немного разные требования к выравниванию различных цепей, но все они сходятся в одном - в пределах байтовой дорожки данные должны быть выровнены с максимально возможной точностью. Как правило указывается предел +-25 милс.
Далее, есть любопытный момент - соотношение длин проводников в дорожке с тактовым сигналом CK, а также соотношение длин дорожек между собой. Тут уже надо смотреть на конкретный случай, и читать аппноты производителя контроллера памяти. Например, AMD для своего Au1200 рекомендует разводить методом daisy chain, тактовые проводники на разные банки явно имеют разные длины, разброс длин между дорожками до 3 дюймов blink.gif. FreeScale для своих чипов рекомендует иметь разброс между дорожками и тактовыми сигналами не более 1 дюйма, и все тактовые должны быть выровнены между собой.
Ситуация может также существенно различаться, в зависимости от того, трассируется DIMM-овница или дискретные микросхемы. Самый сложный случай - комбинация DIMM-овницы и дискретных чипов, тут уже надо долго и серьезно моделировать, и вполне возможно что устройство будет работоспособно не со всеми DIMM-ами. При использовании DIMM-ов обычно еще налагаются доп требования по выравниванию управляющих цепей (Адресов, RAS/CAS etc), хотя тут имеется некоторое послабление в виде режима 2T.
Терминирование-согласование - это вообще отдельный слой вопросов "сверху" - подбор StackUp, волнового сопротивления дорожек, выбор топологии цепей, консультации с технологами производителя платы, выбор места для резисторов, etc - простор для трудовой деятельности просто невероятный smile.gif
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 10th July 2025 - 16:51
Рейтинг@Mail.ru


Страница сгенерированна за 0.01428 секунд с 7
ELECTRONIX ©2004-2016