Люди, у кого-нибудь есть требования к трассировке DIMM DDR2. Ограничения по длине проводников для клока, команд, адресов? Или где были би расписаны длины проводников на фирменном DIMM'е, как в прилагаемом примере, только для DDR2?

Посмотрите вот это: http://download.micron.com/pdf/technotes/ddr2/TN4708.pdf. И на той же страничке есть еще много информации.

Посмотрите присоедененный файл.



И еще


И еще

Спасибо.
В ddr2_sodimm_0_11.pdf красиво разрисовано, только таблички пустые, а хотелось бы посмотреть как раз сколько набегает по цепям данных, управления, адреса и клока внутри SODIMM'а

В указанном документе расписано как трассировать адресные и управляющие сигналы, а как на счет данных? Кто-нибудь знает надо ли их выравнивать по длине и с какой точностью?

Собственно данные в DDR/DDR2 и являются одной из самых критичных частей.
Линии данных группируются в "байтовые дорожки" (byte lane), в каждую из которых помимо собственно 8 бит данных еще входит строб DQS (+ ~DQS, если используется дифференциальный вариант для DDR2) и маска данной lane - DQM. У разных производителей (чипов памяти, модулей, (встроенных) контроллеров памяти) немного разные требования к выравниванию различных цепей, но все они сходятся в одном - в пределах байтовой дорожки данные должны быть выровнены с максимально возможной точностью. Как правило указывается предел +-25 милс.
Далее, есть любопытный момент - соотношение длин проводников в дорожке с тактовым сигналом CK, а также соотношение длин дорожек между собой. Тут уже надо смотреть на конкретный случай, и читать аппноты производителя контроллера памяти. Например, AMD для своего Au1200 рекомендует разводить методом daisy chain, тактовые проводники на разные банки явно имеют разные длины, разброс длин между дорожками до 3 дюймов . FreeScale для своих чипов рекомендует иметь разброс между дорожками и тактовыми сигналами не более 1 дюйма, и все тактовые должны быть выровнены между собой.
Ситуация может также существенно различаться, в зависимости от того, трассируется DIMM-овница или дискретные микросхемы. Самый сложный случай - комбинация DIMM-овницы и дискретных чипов, тут уже надо долго и серьезно моделировать, и вполне возможно что устройство будет работоспособно не со всеми DIMM-ами. При использовании DIMM-ов обычно еще налагаются доп требования по выравниванию управляющих цепей (Адресов, RAS/CAS etc), хотя тут имеется некоторое послабление в виде режима 2T.
Терминирование-согласование - это вообще отдельный слой вопросов "сверху" - подбор StackUp, волнового сопротивления дорожек, выбор топологии цепей, консультации с технологами производителя платы, выбор места для резисторов, etc - простор для трудовой деятельности просто невероятный