По-моему это информационные сигналы, и они упомянуты только ради Note 3.


На стр. 16 написано "Display start at the 10th falling edge of VSYNC after RESET rising" - то есть сигнал RESET инверсный, и при нормальной работе должен быть установлен в "1".


Это сигналы питания драйверов LCD. Если их подать слишком рано (до запуска внутренних генераторов индикатора), то можно испортить экран постоянкой.

Благодарю, aaarrr

2 metalkain . А у вас на DE дисплея идёт BLANK c чипа?

После прочтения этой доки остались непонятни зачем там I2C, и что-то про него там ни слова.

BLANK с чипа.
Прошу прощения, I2C не заметил. Если укажете, на какой странице, буду признателен.

Все дело было в RESET'е. Этот сигнал необходимо держать во время работы в единице.
Возник другой казус.
Вывожу слово (8 пикселей). Выводится нормально, но по непонятному закону подрагивает (перемещается на соседнее по строке место и обратно).
Вопрос: дело в синхронизации или же это помеха?

Больше похоже на неправильную полярность клоков.

Нет, пробовал менять бит INVCLK в VideoAttribs - никакого эффекта, все как было.
Но вот в этом регистре есть бит BKPXD.

На мой взгляд, этот бит позволяет выдать сигнал BLANK в случае нулевой информации.
Так вот, установив этот бит, я достиг исчезновения наползания первого слова в строке на нулевое (которое вообще-то отображаться не должно). Хотя прежнее мерцание всех остальных символов осталось.

Нет, наоборот - этот бит позволяет выполнить гашение подачей нулевой информации во время BLANK.
Частичное устранение дрожания при установке этого бита может косвенно указывать на наличие помех.
Как подключен экран? Надеюсь, не пучком проводов?

Страница 11, на схеме пины 48,49,50


У меня с sharp ом ещё более радужная картина была, от неправильной синхронизации его по непонятно закону синий бросало в фиолетовые тона..

А вот с BLANK у меня была такая трабла:
LCD мог работать в 2 режимах с импользованием BLANK или без (начиная считать пиксели с 88 Clock'а после HSYNC, при этом DE на земле постоянно). Без BLANK всё ок. Так вот с BLANK у меня всё съезжает на один пиксель вбок почему-то.. но не в этом дело посмотрел на временную диаграмму к LCD так нарастание DE должно быть по нарастанию clock, а спад DE по спаду clock. А по ощущениям BLANK выдается в соответствии с общей полярностю CLOCK'а.

Насколько такая гипотеза бредова? (осциллограф у меня такие мегагерцы не берёт так что посмотреть не смог)

По-моему, ерунда: все тайминги должны быть привязаны к одному определенному фронту pixel clock. Может быть, картинка криво нарисована?

Экран подключен не пучком проводов, но плоским кабелем(от CD-rom) от отладочной платы до платы переходника. Врятли это помеха, ведь сигнал скачет, только по горизонтали, по вертикали четкая картина!

По вертикали ему скакать затруднительно: для этого нужно полностью HSYNC потерять, а для горизонтального дрожания достаточно и одного клока.



Так оно на 8 пикселей смещается, или только на один?

Да, ровно на одно слово (8 пикселей).
Изменение частоты клоков, положения и длины HSync никак ситуации не меняют

Наврал я. Всмотрелся - нет никакой разницы

А если попробовать все оставить как есть, только:

заменить на:

Ну это мы пробовали. С помощью подобных изменений можно достичь необходимого положения изображения относительно границ экрана. Не более того.