реклама на сайте
подробности

 
 
2 страниц V  < 1 2  
Reply to this topicStart new topic
TailWind
сообщение Nov 1 2006, 12:16
Сообщение #16


Частый гость
**

Группа: Свой
Сообщений: 125
Регистрация: 15-11-04
Пользователь №: 1 135



Цитата(Krys @ Nov 1 2006, 09:24) *
Господа, нельзя ли разжувать это:
Цитата
reset можно сформировать внутри fpga(sram) 1-dff-dff-reset, триггерам задать значение после конфигурирования - '0' и запретить их оптимизацию

Я новичёк (сравнительно) в плисах. Подскажите, пожалуйста, как такое нарисовать в виде графических блоков (интересует фраза: "fpga(sram) 1-dff-dff-reset"), и где "задать значение после конфигурирования - '0' и запретить их оптимизацию". Спасибо. Сильно не ругайтесь, пожалуйста на вопрос smile.gif)

Код
(*preserve*)
reg Reset_d;  always @(posedge Clk) Reset_d  <= 1;
reg Reset_dd; always @(posedge Clk) Reset_dd <= Reset_d;
reg Reset_;   always @(posedge Clk) Reset_   <= Reset_dd;
Go to the top of the page
 
+Quote Post
Krys
сообщение Nov 7 2006, 12:56
Сообщение #17


Гуру
******

Группа: Свой
Сообщений: 2 002
Регистрация: 17-01-06
Из: Томск, Россия
Пользователь №: 13 271



простите, но я не знаю HDL, поэтому нельзя ли рассказать, как это нарисовать в виде графических блоков и где поставить галочки, чтобы "триггерам задать значение после конфигурирования - '0' и запретить их оптимизацию"
Спасибо.
Go to the top of the page
 
+Quote Post
klop
сообщение Nov 7 2006, 13:19
Сообщение #18


Местный
***

Группа: Свой
Сообщений: 433
Регистрация: 28-02-06
Пользователь №: 14 788



Цитата(Krys @ Nov 7 2006, 15:56) *
простите, но я не знаю HDL, поэтому нельзя ли рассказать, как это нарисовать в виде графических блоков и где поставить галочки, чтобы "триггерам задать значение после конфигурирования - '0' и запретить их оптимизацию"
Спасибо.


Читайте www.sunburst-design.com/papers/CummingsSNUG2003Boston_Resets.pdf
Go to the top of the page
 
+Quote Post
sazh
сообщение Nov 7 2006, 13:57
Сообщение #19


Гуру
******

Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804



Читайте внимательно.
Здесь рассматривается случай, когда не используется асинхронный сброс.
Все выкладки основаны на утверждении, что после инициализации кристалла (FPGA) все регистры устанавливаются в 0. Тогда если подать на вход сдвигающего регистра 1. то через n тактов на выходе сдвигающего регистра буде навсегда 1. Вот и получили по включению питания 0 на n тактов.
такую схему синтезатор обычно оптимизирует по умолчанию (выбрасывает такие регистры и заменяет константой).
Отключить оптимизацию у Альтеры это NOT-GATE PUSH-BACK в положение off

Ошибся.
Power Up Don't Care
Go to the top of the page
 
+Quote Post
Krys
сообщение Nov 8 2006, 04:25
Сообщение #20


Гуру
******

Группа: Свой
Сообщений: 2 002
Регистрация: 17-01-06
Из: Томск, Россия
Пользователь №: 13 271



Спасибо! Теперь всё стало понятно!
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th June 2025 - 13:53
Рейтинг@Mail.ru


Страница сгенерированна за 0.0129 секунд с 7
ELECTRONIX ©2004-2016