реклама на сайте
подробности

 
 
> Ошибка при компиляции OpenCore Altera, SDR SDRAM Controller
Volkov
сообщение Feb 22 2005, 15:57
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 284
Регистрация: 21-01-05
Пользователь №: 2 104



Решил использовать для примера. При синтезе Pricision Synthesis ошибок не выдает. Квартус выдает ошибку -

Error: Node instance "pll_altclklock_component" instantiates undefined entity "altclklock_7500_1_NORMAL_15_15_5_5_1_0" File: R:/ref-sdr-sdram-vhdl/sdram_pogect/sdr_sdram_lib/ps/sdr_sdram_RTL/sdr_sdram_RTL_temp_2/sdr_sdram.edf Line: 3768
# Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 5 warnings

Как то не понятно все это. Скачал с сайта, должно работать.
Может кто то сталкивался с подобной ерундой.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 22:06
Рейтинг@Mail.ru


Страница сгенерированна за 0.01338 секунд с 7
ELECTRONIX ©2004-2016