Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Ошибка при компиляции OpenCore Altera
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Volkov
Решил использовать для примера. При синтезе Pricision Synthesis ошибок не выдает. Квартус выдает ошибку -

Error: Node instance "pll_altclklock_component" instantiates undefined entity "altclklock_7500_1_NORMAL_15_15_5_5_1_0" File: R:/ref-sdr-sdram-vhdl/sdram_pogect/sdr_sdram_lib/ps/sdr_sdram_RTL/sdr_sdram_RTL_temp_2/sdr_sdram.edf Line: 3768
# Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 5 warnings

Как то не понятно все это. Скачал с сайта, должно работать.
Может кто то сталкивался с подобной ерундой.
prototype
Цитата(Volkov @ Feb 22 2005, 18:57)
Решил использовать для примера. При синтезе  Pricision Synthesis ошибок не выдает. Квартус выдает ошибку -

Error: Node instance "pll_altclklock_component" instantiates undefined entity "altclklock_7500_1_NORMAL_15_15_5_5_1_0" File: R:/ref-sdr-sdram-vhdl/sdram_pogect/sdr_sdram_lib/ps/sdr_sdram_RTL/sdr_sdram_RTL_temp_2/sdr_sdram.edf Line: 3768
# Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 5 warnings

Как то не понятно все это. Скачал с сайта, должно работать.
Может кто то сталкивался с подобной ерундой.
*


Действительно непонятно, я компилировал, не было никаких проблем. Компилировал для циклона. Правда оказалось что мне этот готовый в свой проект цеплять очень геморойно, пришлось делать свой. sad.gif
Artyom
Насколько я помню эта корка предназначена ТОЛЬКО для Stratix и Cyclone ....
На других сериях компиляться не будет.... Это связано как раз с PLL.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.