реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
 
 Reply to this topicStart new topic
> CIC фильтр
DDA
сообщение Jan 26 2007, 06:24
Сообщение #1


Участник
*

Группа: Новичок
Сообщений: 15
Регистрация: 11-08-06
Пользователь №: 19 479
В структуре CIC дециматора сначала идут каскады интеграторов. В связи с этим такой вопросец.
при реализации на FPGA как на счёт переполнения разрядной сетки в этих сумматорах?
Go to the top of the page
 
+Quote Post
litv
сообщение Jan 26 2007, 09:39
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 401
Регистрация: 6-10-04
Из: Воронеж
Пользователь №: 806
В плис Xilinx приводится необходимая разрядность для сумматоров по формуле:
разрядность BMAX=ceil(N*log2(R*M)+B-1)

N - число секций ,
R - изменение скорости,
М - дифф. задержка,
В - входная разрядность.

по поиску смотреть www.xilinx.com --- CIC
Go to the top of the page
 
+Quote Post
Кнкн
сообщение Jan 26 2007, 09:48
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 646
Регистрация: 21-06-04
Пользователь №: 71
Цитата(DDA @ Jan 26 2007, 06:24) *
В структуре CIC дециматора сначала идут каскады интеграторов. В связи с этим такой вопросец.
при реализации на FPGA как на счёт переполнения разрядной сетки в этих сумматорах?


Вот классику почитайте
http://slil.ru/23819610
Go to the top of the page
 
+Quote Post
SM
сообщение Jan 26 2007, 10:55
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
Цитата(DDA @ Jan 26 2007, 06:24) *
как на счёт переполнения разрядной сетки в этих сумматорах?

Никак. Не мешают они. Они потом при вычислении разности вымрут.
Go to the top of the page
 
+Quote Post
 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 7th July 2025 - 02:17
Рейтинг@Mail.ru


Страница сгенерированна за 0.01366 секунд с 7
ELECTRONIX ©2004-2016