Ну зачем же так пугать

Ее (только версию поновее взять) можно использовать как среду разработки и симулятор одновременно...

Можно, но для работы в квартусе не нужно зачем разбираться в двух программах и сращивании их друг с другом, когда достаточно в одной. Не думаю, что для начала не хватит симулятора из квартуса, тем более с учетом того, что человек вряд-ли умеет писать тест-бенчи.

Пока я неумею писать ниче...а че значить Эта штука Вам может быть понадобится, когда станете профи?
так ваще эта программа нормальная? пока на ней посижу...на скока пойму))) пока квартуса нескачаю...

Когда придете к необходимости писать тест-бенчи, а это будет когда проект будет достаточно сложным и рисовать в редакторе подаваемые на входы сигналы, и смотреть собственными глазами на результаты симуляции в виде осциллограмм будет сложновато, вот тогда и начнете выбирать себе среду, в которой можно делать более сложные симуляции, чем встроенными средствами квартуса.

Уже начал шото раздуплять...но есть такое чувство что чегото нехватает))) в Active-HDL 6.2...я понимаю что можно создать в нем некую модель...а как потом её шить...или там понять скока винтелей ей надо или увидеть её структуру, нема...кажись для этого надо другая программа...какая можете подсказать...для Альтеры...

Для Альтеры ничего не нужно. Только Квартус.

а квартус с фтп рабочий?
/pub/FPGA/_Altera_/ALTERA.QUARTUS.II.6.0.WIN/

качайте 6.1. Для win это где то 1.2 Г

не подскажите где взять 6.1...на фтп есть тока 6.0...и шо ваще есть существенные различия...

Превет...вот сижу втыкаю в верилог...есть вопрос...про примитив pull//если точнее

A pull primitive is one which can drive a 1 or 0 at pull strength on its output. Pull strength is weaker than the default drive strength, so it can be overridden be another primitive driving the same wire with a different value.

чето непонял про какую силу тут говориться...и ваще что оно делает...

Верилог Вам нужен в первую очередь для практического применения. Наверно имеет смысл начинать сразу с синтезируемых конструкций, хотя это наверно неправильно с точки зрения обучения. Зато сразу можно получить готовый результат, ведь количество операторов языка для синтеза не так велико. Скачайте с сайта xilinx документ xst.pdf. Там правильный синтаксис. Потом все поймете. Это все работает и в квартусе.

спасибо за русский язык...я учу из http://vol.verilog.com/VOL/main.htm...правда на английском...приходится со словарем))...зато понятно написано...

Здрасте еще раз...у меня вопрос...какие напряжения нужны чтобы работать с EP1C3T144?...чтобы сразу заказать в магазине стабилизаторы пока есть возможность...

Ядро - 1,5В (по току берите 0.3А)
Каскады IO - обычно 3,3В (опять-таки 0.3-0.4А)
Если хотите работать с логикой 2,5В, 1,8В, 1,5В - то соотвествующие.

Совет от чайника (как я это учил):
1. Почитал краткое описание Verilog'a (азы, если хотите - могу на мыло на сыпать, на русском языке).
2. Оторвал у знакомых ISE (среда разработки для Xilinx) - тогда это была ещё 5я версия. Сейчас на их сайте на беспланом доступе лежит - 9-я.
3. Написал какой-то простейший Верилог, типа счетчика, разложился в ПЛИС, посмотрел куда что легло, отсимулировался (ничего военного в этом нет, а в последних ISE - очень неплохой Step by Step есть насколько мне известно)
4. Потом на работе подвернулась тестовая платка с XCV300 с 4мя индикаторами, и 4мя переключателями. Ну я лампочками помигался, кнопочками - прикололо

На это ушло где-то пару недель.

5. Потом попал под проект - пришлось заняться по-настоящему. Начал читать чужие прошивки (для этого пришлось выкачать официальный мануал по Verilog - иногда и сейчас туда заглядываю, чтоб какой-нить оператор всосать, полностью - никогда его так и не читал ).
6. Потом узнал, что писать можно не только HDL-ом, но и библиотечными примитивами - жизнь стала интереснее, жизнь стала веселее.

Вообще - это интересно. Работаю уже давно, а в каждой новой ПЛИСине что-то новое для себя открываю. Пару месяцев назад добрался до RocketIO, до этого на CYPRESS сидел - понял, что жизнь наладилась