Может быть, у кого-нибудь есть примеры топологии блоков памяти Flash/EEPROM? Хотелось бы просветиться немного по данной тематике... Понятно, что обычно фабрики дают блоки памяти в виде черных ящиков, но вдруг у кого есть.

И есть ли вообще люди на форуме, которые работали по данной тематике: разрабатывали блоки флэш или ЭСППЗУ памяти?

Здесь книга об этом:
http://www.edaboard.com/viewtopic.php?t=94...ighlight=eeprom

Мы не разрабатывали, но применяли, и надо признать что Flash/EEPROM IP (Impinj, Virage) в digital процессах нифига надежно не работают. Надо это делать в специальных FLASH процессах (double poly, high volt MOS), которые есть у большинаства фабов, но стоят они дороже.

evi, а с impinj Вы реально имели дело? Что означает "ненадежно"?

Реально имели дело только с Virage, и на ~5% кристаллов не работает NVRAM. Типа charge pump не работает, как говорят. Т.е. в принципе использовать можно, просто выход годных уменьшается. Impinj не пробовали, но те кто пробовал говорят что там тоже какие-то проблемы.

Спасибо за ссылку, но это единственная книга, которая у меня была, да еще магистерская диссертация скачанная там же... потихоньку изучаю

Заинтересовала информация по eeprom под цифровые техпроцессы. к сожалению, информации на сайте почти никакой не нашел. есть только несколько своих предположений - в качестве тунельного окисла -подзатворный д/э мопа (3.3 В при по идее должно быть достаточно для перепрограммирования). Плавающий затвор - поликремний, а второй затвор из металла что ли делают, и д/э между первым и вторым затвором из чего? или там совршенно другой принцип построения ячейки?

Neoflash оставили ONO слой, который и так используется при техпроцессе, добавив второй поликремний, т.е. дополнительно три маски.

А основной подход - это следующее:

Делаем рядом два полевика с общим затвором, в соседних well-ах. Первый полевик это p-канальник в n-well, второй - n-канальный в другом n-well. Первый полевик есть собственно тот, с которого снимают значение бита, а well второго полевика есть управляющий затвор. А собственно poly плавает.

PS. Во - что-то с картинками на тему http://icpr.snu.ac.kr/resource/wop.pdf/J01...2041R060846.pdf
Только тут чуть по-другому, но с тем же смыслом

3.3В обычно не достаточно, в этом и проблема. Вираж например для TSMC 018u требует более 5.8В, и соответственно нужен charge pump, а в месте с ним и проблемы с надежностью работы при таких высоких напряжениях.

Кстати в этих флешах вроде не туннелирование используется, а инжекция горячих электронов.

А что конкретно интересует? Может я из прошлого что вспомню. Топология достаточно простая, правда скриншотов не осталось, но никаких чудес не спрятано вроде (матрица+периферия). На вопросы попробую ответить, правда быстроту и правильность ответов не гарантрую.

По механизмам программирования:
Floating Gate (hot electrons, Fowler-Nordheim)
ONO Stack (hot electrons, Modified Fowler-Nordheim)

Стирание:
Floating Gate (Fowler-Nordheim)
ONO Stack (Fowler-Nordheim/Holes Injection)

Минимальные толщины туннельных диэлектриков (оксид кремния) для Data Retention 10 лет, индастриал:
Floating Gate 8нм.
ONO Stack 2нм.

Число циклов записи-стирания от 10К до 1М.

Минимальные напряжения программирования-стирания зависят от толщин стэков.
Как правило модуль памяти интегрируется в обычный цифровой процесс минимумом масок (погоня за дешевизной), за что приходится расплачиваться некоторым снижением выхода годных.

Разрабатывали ... Вопрос: из какой области интерес: топологической или технологической?

Обычно, нужен dual-oxy процесс с нитридом кремния (на инжектор) ....

Вот в процессе изучения тематики возникло несколько вопросов:

1. Исходя из каких соображений выбирают геометрические размеры самой ячейки, ведь вероятнее всего правила проектирования для памяти будут изменены и будут использоваться минимально возможные литографические размеры....? при заданных толщинах всех слоев в технологии - каких размеров проектировать ячейку?

2. Насколько точно технологическое моделирование (ise tcad) позволяет оценить электрические характеристики ячеек (тр-в с плавающим затвором)? Или для правильной характеризации элементов необходим запуск пластин со множеством тестовых ячеек (вариантов реализаций)?

3. Существуют ли стандартные универсальные компиляторы eeprom/flash?

4. Какие основные периферийные блоки должны использоваться - помимо опорников, charge pump'ов, regulator'ов? Какой процент площади должна примерно занимать обвязка по отношению к самому ядру при блоках, допустим, по размерам больших 400-500 Кбит?

Почти все вопросы лучше задать фабу, т.к. только фаб знает свою технологию и имеет характеризационные данные.

1. Геом. размеры выбираются исходя из предназначения схемы:
Нужно для автомотива - емкость будет больше, нужно для ширпотреба - меньше.

Поинтересуйтесь характеризационными данными на фабе или проанализируйте свои данные, если есть.
Посмотрите Virgin Conditions (менее 10 первых циклов программирования).

Посчитайте для выбора нужной емкости ячейки кол-во электронов: зная физ. св-ва диэлектрика для разных температур пытаетесь прикинуть утечку (уравнение Аррениуса Вам в руки) и соответственно ее влияние на приемлемый порог.

Теоретический порог через N лет выбирается с учетом возможностей Вашего усилителя считывания плюс 3 сигма. Это Data Retention. Кроме Data Retention однократной записи, вам так же же необходимо определитьсясколько циклов записи должен пережить Ваш блок.

Количество циклов сильно влияет на Data Retention.

Изменение вертикальной геометрии слоев не обязательно необходимое условие для интеграции памяти. Но опять же, это зависит от фабрики.

2. Вероятность 50% . Лет пять назад мы связывались с ISE, тогда моделирование ONO стэка было еще невозможно (Такую структуру сложно промоделировать: Si-SixOy-SiO2-SixNyOz-Si3N4-SixNyOz-SiO2-SixOy-Si*(Me)). Может быть сейчас уже можно - не знаю. Как с FG - тоже не знаю.

Естественно самый надежный способ - запуск множества вариантов с полной последующей характеризацией.

3. Сильно сомневаюсь, если только не студенческая обучалка. Но на фабе он должен быть, иначе такой процесс мало кому нужен.

4. Кроме матрицы нужно:
Sense Amp (Page Buffer), Vref Generator, Clock Generator, Charge Pump (Positive, либо Positive AND/OR Negative), Comparator, DAC (подстройка), POR, Interface. Часть функций из перечисленного может быть перекинута на системный уровень - например Опорник может быть общим для системы, POR, клок тоже и т.д.

Шопотом: А что такое обвязка? А то я извиняюсь, в наших терминах слаб.

Из давнего опыта для 0,18мкм автомотив ембеддед флэш 1Мбит занимает 1.2мм2, если правильно вспомнил.

Если продавать планируете много, то рисовать нужно руками - компактнее получится.

chairman Спасибо за подробный ответ, будем потихоньку разбираться и моделировать

Не у кого случайно нет Virage memory compiler'a?

Пожалуйста. Рад если пригодилось (Микрону?).
А обвязка - это периферия? А то я и вправду в профессиональном сленге не разбираюсь.

Частично А в общем - это относится к моей тематике кандидатской работы



Собственно, получается что так... вообще под обвязкой я понимал элементы, которые непосредственно относяться к ядру, а под переферией - блоки, которые одновременно можно использовать для нескольких ядер (ИОН, ИТ и charge pump) - supply то есть.