может кто знает, что означают сигналы DIS и DOS в библиотеках VHDL для APA?

Эти сигналы используются для каскадного соединения блоков памяти. Об этом прямо так и сказано в "ProASIC and ProASICPLUS Macro Library Guide" (черным по белому, почти по русски ). А еще там сказано, что для создания блока памяти надо использовать ACTgen. И будет Вам счастье, и не будет у Вас проблем)).
Собственно, эту же мысль инженеры из Actel повторяют и в еще одном немаловажном документе: "HDL Coding Style Guide".