Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: непонятные сигналы в памяти из Actel APA
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Ramillka1983
может кто знает, что означают сигналы DIS и DOS в библиотеках VHDL для APA?
Самурай
Цитата(Ramillka1983 @ Apr 3 2007, 10:42) *
может кто знает, что означают сигналы DIS и DOS в библиотеках VHDL для APA?


Эти сигналы используются для каскадного соединения блоков памяти. Об этом прямо так и сказано в "ProASIC and ProASICPLUS Macro Library Guide" (черным по белому, почти по русскиsmile.gif ). А еще там сказано, что для создания блока памяти надо использовать ACTgen. И будет Вам счастье, и не будет у Вас проблемsmile.gif)).
Собственно, эту же мысль инженеры из Actel повторяют и в еще одном немаловажном документе: "HDL Coding Style Guide".
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.