http://www.fpgajournal.com/articles_2007/20070508_arria.htm
Вроде будут в Июне...

сначала Lattice.. теперь Altera.. эх.. когда ж Xilinx порадует семейством LowCost c SERDES.

а по теме: http://altera.com/products/devices/arriagx/agx-index.jsp

а вообще каличные там SERDESы (по кр.мере у EPC2M честнее): т.е. всякие SATA-II (к примеру, в пролёте)

Скоро. Очень скоро. У Xilinx c Altera постоянная игра, типа кошка с мышкой. Мне лично low-cost 65нм spartan4 (!) с rocketIO serializers на меньшую скорость (до 2.5 GHz) очень пригодились бы. Главное что бы aurora поддерживали, а для всего остального можно Virtex ставить как и раньше.

не знаю - не знаю..
я задавал этот вопрос официальным представителям Xilinx на DSPA-2007.
в ответе не прозвучало даже сколько-нибудь приблизительных сроков(((
как мне объяснили: основная проблема в применяемой технологии корпусировки Spartan'ов - (не помню как эта технологя называется - вобщем, когда кристалл к ножкам разводят приваренными проводочками) т.е. они не знаю пока как гигагерцы гонять по таким линиям, предоставляемым lowcost-корпусированием.

алтера начнет выпуск этих чипов где то к концу июня

а софт-то какой поддерживает?
в 7.1 есть поддержка?

Если правельно понимаю, Xilinx пользуется wire-bonded packaging что бы было дешевле, вроде так оно называется... Altera в Arria пользуются flip-chip packaging, и Virtex тоже... вроде flip-chip делает кристалл меньше/легче, но не отражается на impedence характеристики линии?

Еще как влияет:
1) пад при флип-чипе можно расположить в любом месте кристалла, а не только с краю.
2) При БГА корпусе путь от шарика кристалла до шарика корпуса на порядки короче, чем при обычном корпусировании.

А вот меньше кристалл он делает только в том случае, если размер кристалла определяется числом падов по кругу, а внутри есть свободное от схемы место. В случае ФПГА размер кристалла определен одновременно и кол-вом падов и логикой (нарисовали квадрат из падов и забили внутри его логикой), посему флип-чип тут ничего не облегчит.


Да