Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Больше Инфо про Altera Arria GX
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
CodeWarrior1241
http://www.fpgajournal.com/articles_2007/20070508_arria.htm
Вроде будут в Июне...
Doka
сначала Lattice.. теперь Altera.. эх.. когда ж Xilinx порадует семейством LowCost c SERDES.

а по теме: http://altera.com/products/devices/arriagx/agx-index.jsp

а вообще каличные там SERDESы (по кр.мере у EPC2M честнее):
Цитата
The new devices don’t have the “Swiss army knife” transceivers we’ve come to associate with high-end FPGAs. Instead, they’ve focused on PCIe (x1 and x4), Gigabit Ethernet, and Serial RapidIO (1x and 4x) at 1.25 and 2.5Gbps.
т.е. всякие SATA-II (к примеру, в пролёте)
CodeWarrior1241
Цитата
когда ж Xilinx порадует семейством LowCost c SERDES

Скоро. Очень скоро. У Xilinx c Altera постоянная игра, типа кошка с мышкой. Мне лично low-cost 65нм spartan4 (!) с rocketIO serializers на меньшую скорость (до 2.5 GHz) очень пригодились бы. Главное что бы aurora поддерживали, а для всего остального можно Virtex ставить как и раньше.
Doka
Цитата(CodeWarrior1241 @ May 9 2007, 18:48) *
Скоро. Очень скоро.

не знаю - не знаю..
я задавал этот вопрос официальным представителям Xilinx на DSPA-2007.
в ответе не прозвучало даже сколько-нибудь приблизительных сроков(((
как мне объяснили: основная проблема в применяемой технологии корпусировки Spartan'ов - (не помню как эта технологя называется - вобщем, когда кристалл к ножкам разводят приваренными проводочками) т.е. они не знаю пока как гигагерцы гонять по таким линиям, предоставляемым lowcost-корпусированием.
Iouri
алтера начнет выпуск этих чипов где то к концу июня
Tornado-Alex
а софт-то какой поддерживает?
в 7.1 есть поддержка?
CodeWarrior1241
Цитата(Doka @ May 10 2007, 03:20) *
основная проблема в применяемой технологии корпусировки Spartan'ов - (не помню как эта технологя называется - вобщем, когда кристалл к ножкам разводят приваренными проводочками) т.е. они не знаю пока как гигагерцы гонять по таким линиям, предоставляемым lowcost-корпусированием.

Если правельно понимаю, Xilinx пользуется wire-bonded packaging что бы было дешевле, вроде так оно называется... Altera в Arria пользуются flip-chip packaging, и Virtex тоже... вроде flip-chip делает кристалл меньше/легче, но не отражается на impedence характеристики линии?
SM
Цитата(CodeWarrior1241 @ May 10 2007, 16:42) *
Altera в Arria пользуются flip-chip packaging, и Virtex тоже... вроде flip-chip делает кристалл меньше/легче, но не отражается на impedence характеристики линии?


Еще как влияет:
1) пад при флип-чипе можно расположить в любом месте кристалла, а не только с краю.
2) При БГА корпусе путь от шарика кристалла до шарика корпуса на порядки короче, чем при обычном корпусировании.

А вот меньше кристалл он делает только в том случае, если размер кристалла определяется числом падов по кругу, а внутри есть свободное от схемы место. В случае ФПГА размер кристалла определен одновременно и кол-вом падов и логикой (нарисовали квадрат из падов и забили внутри его логикой), посему флип-чип тут ничего не облегчит.

Цитата(Tornado-Alex @ May 10 2007, 16:32) *
а софт-то какой поддерживает?
в 7.1 есть поддержка?

Да
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.