| |
|
  |
 PCI корка от Зайлинкса + Spartan3e в PQ208 = засада |
|
|
|
|
 Jul 18 2007, 07:21
|
Местный
Группа: Свой
Сообщений: 435
Регистрация: 8-03-06
Из: степей Украины
Пользователь №: 15 069
|
Стоит задача соорудить PCI плату с нехитрым вводом-выводом на базе Spartan3e. Поскольку BGA паять было негде, заложил микросхему в PQ208. Вот только поначалу невнимательно посмотрел в datasheet  А в нем в Revision History буржуйским по белому написано: Removed IRDY and TRDY pins from the VQ100, TQ144, and PQ208 packages. Вопрос: значит ли эта фраза, что родную PCI корку от Зайлинкса применить никак не получится? На данный момент у меня в ISE 9.1 Place&Route ругается именно на эти сигналы ERROR:Route:471 - This design is unrouteable. Router will not continue. To evaluate the problem please use fpga_editor. The nets listed below can not be routed: Unrouteable Net:PCI_CORE/TRDY_I Unrouteable Net:PCI_CORE/IRDY_I
|
|
|
|
|
|
|
|
Jul 18 2007, 08:16
|
Местный
Группа: Свой
Сообщений: 435
Регистрация: 8-03-06
Из: степей Украины
Пользователь №: 15 069
|
Цитата(v_mirgorodsky @ Jul 18 2007, 10:54)  Если ввод/вывод нехитрый, то проще написать свою собственную корку. На Spartan3e можно точно обеспечить выполнение всех таймингов PCI-33. Тоже вариант. Может таким путем и пойдем (пока вполне достаточно PCI32-33Mhz для ввода-вывода через IO) Но хотелось бы разобраться с Зайлинксовой корой - на случай возможного дальнейшего развития и усложнения проекта. Цитата Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66. А нет ли способа заставить ISE развести TRDY/IRDY на другие ноги?
|
|
|
|
|
|
|
|
Jul 18 2007, 08:55
|
Местный
Группа: Свой
Сообщений: 265
Регистрация: 15-03-05
Из: Москва
Пользователь №: 3 367
|
Цитата(v_mirgorodsky @ Jul 18 2007, 11:54) Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66. Это как это так? Вы хотите сказать, что сигналы шины PCI IRDY и TRDY используются только в PCI-66? Или я что-то неправильно понял?
|
|
|
|
|
|
|
|
Jul 18 2007, 11:27
|
Местный
Группа: Свой
Сообщений: 265
Регистрация: 15-03-05
Из: Москва
Пользователь №: 3 367
|
Цитата(BSV @ Jul 18 2007, 14:24) Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц. Если речь шла лишь о конкретной привязке к пинам, то тогда понятно.
|
|
|
|
|
|
|
|
Jul 18 2007, 12:06
|
Частый гость
Группа: Свой
Сообщений: 85
Регистрация: 27-06-05
Пользователь №: 6 331
|
Цитата(o-henry @ Jul 18 2007, 11:21) Стоит задача соорудить PCI плату с нехитрым вводом-выводом на базе Spartan3e. Поскольку BGA паять было негде, заложил микросхему в PQ208. Вот только поначалу невнимательно посмотрел в datasheet А в нем в Revision History буржуйским по белому написано: Removed IRDY and TRDY pins from the VQ100, TQ144, and PQ208 packages. Вопрос: значит ли эта фраза, что родную PCI корку от Зайлинкса применить никак не получится? На данный момент у меня в ISE 9.1 Place&Route ругается именно на эти сигналы ERROR:Route:471 - This design is unrouteable. Router will not continue. To evaluate the problem please use fpga_editor. The nets listed below can not be routed: Unrouteable Net:PCI_CORE/TRDY_I Unrouteable Net:PCI_CORE/IRDY_I У меня в S3 PQ208 работает корка родная без проблем ... (из ISE 7.1), на 33М - больше не надо было. В S3e вроде тем более быть проблем не должно... ucf делал свой, с констрейнами особо не заморачивался т.к. производительности кристалла для PCI-33 - более чем достаточно.
|
|
|
|
|
|
|
|
Jul 18 2007, 14:18
|
Местный
Группа: Свой
Сообщений: 435
Регистрация: 8-03-06
Из: степей Украины
Пользователь №: 15 069
|
Цитата(line @ Jul 18 2007, 15:06) У меня в S3 PQ208 работает корка родная без проблем Это обнадеживает. Цитата(line @ Jul 18 2007, 15:06) ucf делал свой, с констрейнами особо не заморачивался При этом сигналы IRDI/TRDI назначены на обычные (произвольно выбранные) I/O пины FPGA?
|
|
|
|
|
|
|
|
Jul 18 2007, 15:03
|
Местный
Группа: Свой
Сообщений: 342
Регистрация: 21-02-05
Пользователь №: 2 804
|
Цитата Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц. Так и есть. Где-то на гуглях можно в конференциях найти мою дискуссию с господином из Зайлинкса по поводу документирования использования этих ног. Однако по результату мне было сообщено, что необходимости в них для PCI-33 нет. Физически - это некий маленький кусочек PCI-ной логики, привязанный аппаратно к определенным пинам для ускорения неких логических функций.
--------------------
WBR,
V. Mirgorodsky
|
|
|
|
|
|
|
|
Jul 19 2007, 04:59
|
Частый гость
Группа: Свой
Сообщений: 85
Регистрация: 27-06-05
Пользователь №: 6 331
|
Цитата(o-henry @ Jul 18 2007, 18:18) Это обнадеживает.
При этом сигналы IRDI/TRDI назначены на обычные (произвольно выбранные) I/O пины FPGA? Да, на произвольно выбранные, в соответствие с моей платой.
|
|
|
|
|
|
|
|
Jul 19 2007, 05:56
|
Частый гость
Группа: Свой
Сообщений: 85
Регистрация: 27-06-05
Пользователь №: 6 331
|
Цитата(o-henry @ Jul 19 2007, 09:28) Хм... а у меня не разводит. Значит глюки где-то в моем проекте. Будем искать. Если PaR ругается, то какие конкретно там ошибки? Смотрите вид ошибки. Может дело в невыполнимых констрейнах?
|
|
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
