У меня есть отлаженный и рабочий компонент. У него есть шина данных, адреса и сигнал write enabe. Нужно обеспечить возможность управления этими сигналами по шине opb. Нужен минимальный пример (желательно verilog) как это сделать. Можно просто пример регистра на шине доступного для чтения/записи.

Вроде должен быть апнот какой-нибудь, но никак не могу найти на сайте зайлинкса.

Есть хороший пример создания OPB slave peripheral device в Xilinx TechExclusives - http://www.xilinx.com/xlnx/xweb/xil_tx_dis...=rg_cust_periph
Состоит из нескольких частей. Тут ведь дело не совсем в верилоге/ВЧДЛ - периферийные корки на OPB шине легче всего интегрировать в проект с помощю Xilinx EDK, в всяком случае я так делаю. В EDK есть механизм добавки собственной корки которая поддерживает OPB интерфайс, и установки веролиговского кода как back-end Вашего ядра.

Еще Вам может помочь апп-ноута Харр967 - http://www.xilinx.com/bvdocs/appnotes/xapp967.pdf. Там рассматривается аналогичное.