Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Самодельная корка в xilinx
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
ataradov
У меня есть отлаженный и рабочий компонент. У него есть шина данных, адреса и сигнал write enabe. Нужно обеспечить возможность управления этими сигналами по шине opb. Нужен минимальный пример (желательно verilog) как это сделать. Можно просто пример регистра на шине доступного для чтения/записи.

Вроде должен быть апнот какой-нибудь, но никак не могу найти на сайте зайлинкса.
CodeWarrior1241
Цитата(Taradov Alexander @ Jul 30 2007, 15:40) *
У меня есть отлаженный и рабочий компонент. У него есть шина данных, адреса и сигнал write enabe. Нужно обеспечить возможность управления этими сигналами по шине opb. Нужен минимальный пример (желательно verilog) как это сделать. Можно просто пример регистра на шине доступного для чтения/записи.

Вроде должен быть апнот какой-нибудь, но никак не могу найти на сайте зайлинкса.

Есть хороший пример создания OPB slave peripheral device в Xilinx TechExclusives - http://www.xilinx.com/xlnx/xweb/xil_tx_dis...=rg_cust_periph
Состоит из нескольких частей. Тут ведь дело не совсем в верилоге/ВЧДЛ - периферийные корки на OPB шине легче всего интегрировать в проект с помощю Xilinx EDK, в всяком случае я так делаю. В EDK есть механизм добавки собственной корки которая поддерживает OPB интерфайс, и установки веролиговского кода как back-end Вашего ядра.

Еще Вам может помочь апп-ноута Харр967 - http://www.xilinx.com/bvdocs/appnotes/xapp967.pdf. Там рассматривается аналогичное.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.