Подскажите кто знает.
Загрузочный кабель USB-JTAG. Режим загрузки выставляю перемычками на Master. Создаю файлы .bit и
.mcs. Программирую сам кристалл (но без верификации, говорит нет файла .mcs) - все работает. После выключения/включения питания кристалл естественно пустой. Программирую ПЗУ: верификацию проходить не хочет. В чем может быть дело?

Какая версия ISE? А вы сами задаёте PROMу сгенерируемый файл?

Сообщение отредактировал stoker - Oct 19 2007, 09:03

Версия 8.1i. Файл генерирую потом подключаю вручную.

По моему, если зашивать на прямую в кристал ФПГА, верификация не доступна, типа защита от копирования. Вы програмите флешку, там только верификация не проходит или вообще не льёт? У меня было подобное, флеш заливается потом запускалась верификация и она не проходила, из за плохих контактов штыревого разъёма на кабеле, лечилось прижиманием во время програмирования. + Заземление компа и платы проверте.

Так если плохой контакт то и флеш заливалась некорректно получается? Кстати а перед заливкой флешки сам кристал заливать надо? Мне так кажется что после заливки флеш должна произойти переконфигурация FPGA либо при включении питания либо по нажатии кнопки Program?

у меня флэшь не зливалась из за ISE. Поставил 8.2 и нормально стало.

У меня была аналогичная проблема решилась перепрошивкой CPLD.
Там какието сигналы загрузки (точно непомню какие дело было давно) генегируются с помощью CPLD.
У меня по какойто причине (по щас загадка) сплд оказалось пустой вот и не проходила верификация.

Ну ты вы и сказали что при заливке во флеш, верификация не проходит - значит некоректно залилась.
Я так понял что сам кристал напрямую прошивается?


При заливки во флеш, прошивка не стартанёт пока вы не передёргните питание или кнопку Program.

Кристалл напрямую зашивается без проблем.


А как перепрошить CPLD? И гдеь взять прошивку можно?


А ISE был Fondation или WebPack? Может если поставить Fondation поможет?

Вот здесь можно скачать *.jed-файл, прошивку для CPLD:

http://www.xilinx.com/products/boards/s3es...nce_designs.htm

Прошивка CPLD аналогична прошивке FPGA, т.е. ничего сложного.
Попробуйте хуже не будет.

Попробуйте прошить другим кабелем. LPT'шным. Он должен быть в комплекте.
А вообще у вас симптомы похожие как и у меня. Процедура прошивки каменя отличается от прошивки Флеши. У меня флеша прошивается аж 10сек. При этоим не всегда проходит верификация, скорее всего какие то помехи. Однако прижимение разъёма во время прошивки помогает. А когда камень шью - 2-3 сек, то все нормально.
Пробовал под разными версиями, дело не них.

Должен быть по идее, но жмуться, не дают (вообще говоря и в аннотации не обещали).

Забавно, у меня был аж 2!

У меня есть подозрение, что когда FPGA одновременно с зашивкой флешки пытается считать конфигурацию , возникают ошибки с адресацией внутри флешки по JTAG. Во всяком случае я регулярно нарываюсь на то, чот при первой прошивке только что собранной платы верификация не проходит. Надо включить - выключить питание, после чего FPGA загружается из флешки и дальше она уже шьется без сбоев.
Установить это точно у меня времени не хватает, хотя достаточно INIT придавить руками и проверить.

LPT-шного кабеля в комплекте не было. Только USB.