Подскажите кто знает.
Загрузочный кабель USB-JTAG. Режим загрузки выставляю перемычками на Master. Создаю файлы .bit и
.mcs. Программирую сам кристалл (но без верификации, говорит нет файла .mcs) - все работает. После выключения/включения питания кристалл естественно пустой. Программирую ПЗУ: верификацию проходить не хочет. В чем может быть дело?

Какая версия ISE? А вы сами задаёте PROMу сгенерируемый файл?

Версия 8.1i. Файл генерирую потом подключаю вручную.

По моему, если зашивать на прямую в кристал ФПГА, верификация не доступна, типа защита от копирования. Вы програмите флешку, там только верификация не проходит или вообще не льёт? У меня было подобное, флеш заливается потом запускалась верификация и она не проходила, из за плохих контактов штыревого разъёма на кабеле, лечилось прижиманием во время програмирования. + Заземление компа и платы проверте.

Так если плохой контакт то и флеш заливалась некорректно получается? Кстати а перед заливкой флешки сам кристал заливать надо? Мне так кажется что после заливки флеш должна произойти переконфигурация FPGA либо при включении питания либо по нажатии кнопки Program?

у меня флэшь не зливалась из за ISE. Поставил 8.2 и нормально стало.

У меня была аналогичная проблема решилась перепрошивкой CPLD.
Там какието сигналы загрузки (точно непомню какие дело было давно) генегируются с помощью CPLD.
У меня по какойто причине (по щас загадка) сплд оказалось пустой вот и не проходила верификация.

Ну ты вы и сказали что при заливке во флеш, верификация не проходит - значит некоректно залилась.
Я так понял что сам кристал напрямую прошивается?


При заливки во флеш, прошивка не стартанёт пока вы не передёргните питание или кнопку Program.

Кристалл напрямую зашивается без проблем.


А как перепрошить CPLD? И гдеь взять прошивку можно?


А ISE был Fondation или WebPack? Может если поставить Fondation поможет?

Вот здесь можно скачать *.jed-файл, прошивку для CPLD:

http://www.xilinx.com/products/boards/s3es...nce_designs.htm

Прошивка CPLD аналогична прошивке FPGA, т.е. ничего сложного.
Попробуйте хуже не будет.

Попробуйте прошить другим кабелем. LPT'шным. Он должен быть в комплекте.
А вообще у вас симптомы похожие как и у меня. Процедура прошивки каменя отличается от прошивки Флеши. У меня флеша прошивается аж 10сек. При этоим не всегда проходит верификация, скорее всего какие то помехи. Однако прижимение разъёма во время прошивки помогает. А когда камень шью - 2-3 сек, то все нормально.
Пробовал под разными версиями, дело не них.

Должен быть по идее, но жмуться, не дают (вообще говоря и в аннотации не обещали).

Забавно, у меня был аж 2!

У меня есть подозрение, что когда FPGA одновременно с зашивкой флешки пытается считать конфигурацию , возникают ошибки с адресацией внутри флешки по JTAG. Во всяком случае я регулярно нарываюсь на то, чот при первой прошивке только что собранной платы верификация не проходит. Надо включить - выключить питание, после чего FPGA загружается из флешки и дальше она уже шьется без сбоев.
Установить это точно у меня времени не хватает, хотя достаточно INIT придавить руками и проверить.

LPT-шного кабеля в комплекте не было. Только USB.

Вообще говоря, JTAG очень не любит помехи. Было и с MSP'430 програматором проблеммы - пришлось укорачивать кабель. Проверте заземление компа и платы. Не уверен что поможет, но вдруг...

Хорошо, спасибо, попробую. Комп и плата не заземлены - буду что-нибудь придумывать.

Перепрошивка CPLD результатов не дала.

Раз уж вам ничего не помогает, опишите детально процесс как вы флеш инициализируете и процесс создания прошивки для нее. Я так понял у вас ISE.8.2?

Нет у меня 8.1i. Процесс таков:
Открываю в ISE Generate PROM.
Автоматическое сканирование интерфейса.
Находит всю цепочку (FPGA, PROM, CPLD).
Запускаю PROM File Formatter. Выбираю Xilinx PROM, .mcs, имя файла.
Выбираю тип PROM xcf04s.
Появляется графический значок епрома. Жму add device. Добавляю файл проекта .bit.
Далее add device no потом ok.
Затем operation>Generate file. Говорит что все succeeded.
Затем добавляю сгенерированный файл к графическому значку епрома в просканированной цепочке.
После этого PROGRAM и ... 53% и выдает program failed. Перед проивкой выставляю load FPGA.
Вот и весь процесс - как описано в руководстве пользователя к девайсу.

А файлом *.exo не пробывали шить?

Пока не пробовал. А что есть разница? В руководстве рекомендовали именно .mcs.

Точно я не могу сказать в чём разница. Но проблема была связаная с тем, что файлом *.exo флешь шилась без вопросов, а файлом *.mcs не прошилась не разу, но это было с другой платой.

Я бы посоветывал вам посмотреть управляющие сигналы на флаш: СЕ, CLK и т.д. в ходе различных опираций. Бывает полезно.

Кстате вы JTAG к J28 или к J18 подключаете?

У меня же кабель USB. Через CPLD шьется.

Непонял, что значит: Через CPLD шьется. что вы имели ввиду?
Если у вас Spartan3E StarterKit то там, я так понял, USB JTAG на плате непосредственно реализован. По этому как таковой JTAG не нужен, а достаточно usb удлинитель с PC воткнуть в разъём J18.
На плате есть ещё JTAG цепочка к которой надо подключать USB JTAG это разьём J28.
Я что то не так понял?

Да, кстати, можно скорость JTAG уменьшить, может помочь.

Это наверное я не до конца разобрался
Что значит надо подключать USB JTAG к разъему J28? Как ее подключать? Я всовываю USB удлинитель в J18 и все. Что там еще надо сделать?

Вы правильно разобрались. Там два вырианта подключения к PC для конфигурации:
1) К J18 - usb удлинитель
2) К J28 - usb jtag

Я бы всётки вам советывал посмотреть сигналы на flash.

Наверное придется так и делать. Прошивка .exo не помогла - тоже самое. Пробовал зашивать файлом
.ics - все проходит даже верификацию, но после нажатия кнопки Program кристалл оказывается пустой либо зашито что-то другое. Но скорее всего пустой, потому что индикатор Done не горит.
Кстати а джампер на JP8 не надо ставить?

В общем, наверное у вас что то в железе. Советую открыть описание на флеш и и проверять сигналы на осцилографе, надеюсь он есть.

JP8 это, помоему, PROG на 0 вешает. т.е. если он установлен FPGA не конфинурируется из flash, и находиться в ресете.

Попробовал еще раз прошить файлом .ics все прошилось и все заработало. Два раза подряд все получилось, а .mcs так и не хочет. Смотрел сигналы на проме: на CLK ничего не смог поймать - высокий уровнь и все. На ТСК тактовый сигнал есть но какой-то весь кривой и неравномерный. TMS в высоком состоянии (вроде так и должно быть). На TDI данные тоже какие-то кривоватые (все треугольники). Непонятно как .ics шьется при таких характеристиках. Хотя может щуп в осциле влияет. Но вообе-то не должен - осцил на 100МГц рассчитан да и делитель на 10 выставлял.
Ну главное что работает.
А JP8 действительно шунтирует Prog.

а на какой частоте вы шьёте пром?

Попробуйте поставить минимальную частоту.

Я шью на 25 МГц. Но пробовал и на минимальной - не помогло.

Была следующая проблема.

Есть Spartan3е Starter Kit. Пытаюсь загрузить конфигурацию на Platform FLASH, но ничего не выходит. Вернее что-то выходит, но что именно понять не могу. Программа рабочая, судя по сообщению iMPACT, успешно грузится в PROM, но на самом деле на плате ничего не происходит. Уже конфигурированный ПЛИС сбрасывает свою программу, т.е. что-то там все-таки происходит, да и фабричная конфигурация с PROMa тоже стерлась.

Помогла прошивка CPLD фабричной конфигурацией.