где можно найти информацию по использованию ядер для шины PLB в мастер режиме.?????

Дам ссылки на документы (сам искал в свое время):
http://www-http://www-01.ibm.com/chips/tec.../PlbToolkit.pdf
http://www-01.ibm.com/chips/techlib/techli...64bitPlbBus.pdf
http://www.xilinx.com/bvdocs/ipcenter/data...et/plb_ipif.pdf

спасибо пойду читать

ещё вопрос - мастер режим позволит писать в память которая висит на EMC контроллере который подключен на PLB?????

да... на то он и мастер ;-)

с шиной то разберусь со временем.

попробывал создать ядро с функциями мастера
создаётся всякая фигня

в которой многое не понятно

например зачем нужен ip2ip адрес
ядро вроде должно писать и читать шину а собственно данные там подставить некуда и неоткуда считать

чего я не понимаю?

никто в ЕДК не работает что-ли?

мне бы самодельное(не из визарда) маленькое мастер ядро - посмотреть

Посмотрите PLB TFT контроллер из набора ядер к MPMC2.
Это мастер-читатель.
Не вижу причин не пользоваться визардом EDK.
Очень удобная вещь, доводит до регистрового уровня.
С успехом использовали при создании собственных ядер - правда, на OPB, но я думаю идея там одинаковая...

слейв ядра нет проблем - а вот для мастер совсем забыли про данные
то есть регистры мастера читаются и данные идут в шину, а вот данные которые мастер пишет или читает - про них ничего не указано.
Я начал изучать шину PLB и IPIF но пока идёт туго.

в общем-то задача из ядра писать в память которая стоит через контроллер на шине PLB

Память, в которую Вам надо писать - DDR или BRAM ?

ZBT - стоит через контроллер EMC

а что это принципиально?

Если бы грузили в BRAM - можно было бы по второму порту записывать, без всякой шины.
Ну а в Вашем случае - таки да, разбирайтесь, пишите мастера...

Удачи !

сейчас и так пишу в брам

только её объёма не хватает -да и на проц нагрузка лишняя - так как первым делом он это всё сам переписывает себе в свою память - чтоб мне освободить брам.