|
|
  |
I/O Designer |
|
|
|
Jan 23 2008, 09:47
|

Гуру
     
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512

|
Цитата(G_A_S @ Jan 10 2008, 21:52)  1. Схема обычная. Была аннотирована в EPCB и сначала проектирование шло с использованием IOD. Но потом я начал менять местами гейты в EPCB и обратно аннотировал в схему. 2. Поменял их я, но не согласовав c IOD.
Проблему решил простым присваиванием цепям определенных ножек микросхемы, согласно схемы и разводки (руками). Теперь между тремя приложениями снова полное соответствие. Смотрите - меняю пины и в IOD и в ExpeditionPCB. Гоняю прямую и обратную аннотацию. В проекте с двумя FPGA. [attachment=17299:attachment] PS. В текущем релизе IOD есть проблемы с обратной аннотацией из DC\DV в IOD. Видимо наследие того, что тестируют теперь в основном под DxD.
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru
|
|
|
|
|
Jan 28 2008, 11:30
|
Местный
  
Группа: Участник
Сообщений: 299
Регистрация: 18-10-07
Из: г. Ростов-на-Дону
Пользователь №: 31 475

|
Цитата(fill @ Jan 25 2008, 13:31)  Да хоть к 10-ти.[attachment=17401:attachment] Но одна из ножек конфигурационная, вторая должна быть обычной иошной
|
|
|
|
|
Jan 29 2008, 06:23
|
Местный
  
Группа: Участник
Сообщений: 299
Регистрация: 18-10-07
Из: г. Ростов-на-Дону
Пользователь №: 31 475

|
Цитата(fill @ Jan 23 2008, 12:47)  PS. В текущем релизе IOD есть проблемы с обратной аннотацией из DC\DV в IOD. Видимо наследие того, что тестируют теперь в основном под DxD. Получается, при использовании DC/DV, я впринципе не могу передать информацию о измененных ножках в IOD? При перестановке ножек в EPCB и обратной аннотации в DC/DV, все происходит, как и должно быть. Но как измененный Схемный элемент сохранить либо в ЦБ, либо в IOD? Или в IOD придется вручную присваивать цепям нужные ножки, информация о которых уже имеется в EPCB и DC/DV? Неужели если использовать DC/DV невозможно нормально работать с IOD?
Сообщение отредактировал G_A_S - Jan 29 2008, 07:16
|
|
|
|
|
Jan 29 2008, 13:33
|

Гуру
     
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512

|
Цитата(G_A_S @ Jan 29 2008, 09:23)  Получается, при использовании DC/DV, я впринципе не могу передать информацию о измененных ножках в IOD? При перестановке ножек в EPCB и обратной аннотации в DC/DV, все происходит, как и должно быть. Но как измененный Схемный элемент сохранить либо в ЦБ, либо в IOD? Или в IOD придется вручную присваивать цепям нужные ножки, информация о которых уже имеется в EPCB и DC/DV? Неужели если использовать DC/DV невозможно нормально работать с IOD? Я же написал русским языком - проблема в текущем релизе. В предыдущих, обратная аннотация DC->IOD проходила.
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru
|
|
|
|
|
Jan 29 2008, 13:44
|
Местный
  
Группа: Участник
Сообщений: 299
Регистрация: 18-10-07
Из: г. Ростов-на-Дону
Пользователь №: 31 475

|
Цитата(fill @ Jan 29 2008, 16:33)  Я же написал русским языком - проблема в текущем релизе. В предыдущих, обратная аннотация DC->IOD проходила. Выход только один, переходить на DXD...
|
|
|
|
|
Feb 18 2008, 07:16
|

Частый гость
 
Группа: Свой
Сообщений: 97
Регистрация: 6-02-08
Из: Казань
Пользователь №: 34 802

|
В том-то и дело, что мне не нужно чтобы эти линии соединялись. IODesigner, при каждом изменении в FPGA проекте, схематику генерирует заново, а как его заставить генерировать линии связей с нужным атрибутом я не нашел. Цитата(fill @ Feb 17 2008, 10:35)  Не понятно зачем в ручную что-либо править. Согласен, менять что-либо руками в сгенерированных файлах неверно идеологически (там и соответствующее предупреждение есть). Но следить за тем, чтобы во всем иерархическом проекте не встречались линии с одинаковыми названиями неверно вдвойне!
|
|
|
|
|
Feb 18 2008, 17:49
|

Гуру
     
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512

|
Цитата(expflash @ Feb 18 2008, 10:16)  В том-то и дело, что мне не нужно чтобы эти линии соединялись. IODesigner, при каждом изменении в FPGA проекте, схематику генерирует заново, а как его заставить генерировать линии связей с нужным атрибутом я не нашел. Согласен, менять что-либо руками в сгенерированных файлах неверно идеологически (там и соответствующее предупреждение есть). Но следить за тем, чтобы во всем иерархическом проекте не встречались линии с одинаковыми названиями неверно вдвойне! 1. Что за атрибут вам нужен? 2. Зачем за этим следить, если у вас два отрезка с одним именем AGND на разных уровнях иерархии, то это будут две разных цепи (если конечно вы не добавили это имя в список глобальных). Я так и не понял с какими именно цепями у вас проблема. Приведите подробное описание по шагам.
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru
|
|
|
|
|
Feb 19 2008, 06:56
|

Частый гость
 
Группа: Свой
Сообщений: 97
Регистрация: 6-02-08
Из: Казань
Пользователь №: 34 802

|
Цитата(fill @ Feb 18 2008, 20:49)  1. Что за атрибут вам нужен? 2. Зачем за этим следить, если у вас два отрезка с одним именем AGND на разных уровнях иерархии, то это будут две разных цепи (если конечно вы не добавили это имя в список глобальных). Я так и не понял с какими именно цепями у вас проблема. Приведите подробное описание по шагам. У каждой цепи в свойствах по ПКМ на вкладке "Name" наряду с атрибутами Inverted и Visible есть атрибут Scope, который можно установить либо в Local, либо в Global. В схемах сгенерированных IODesigner цепи, присоединенные к выводам символов питания и конфигурации, имеют этот атрибут глобальным. Поэтому и соединяются с одноименными линиями.
|
|
|
|
|
Feb 19 2008, 08:00
|

Гуру
     
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512

|
Цитата(expflash @ Feb 19 2008, 09:56)  У каждой цепи в свойствах по ПКМ на вкладке "Name" наряду с атрибутами Inverted и Visible есть атрибут Scope, который можно установить либо в Local, либо в Global. В схемах сгенерированных IODesigner цепи, присоединенные к выводам символов питания и конфигурации, имеют этот атрибут глобальным. Поэтому и соединяются с одноименными линиями. IOD>Preferences>Symbol_Generation по умолчанию установлено соединять указанные пины с PCB_signal, т.е. создавать цепи с этими сигналами, при этом у PCB_signal всегда устанавливается scope глобальный. Scope I/O Designer generates schematics with the following scope settings. For pcb nets, the scope is set to global. For io nets, the scope is set to local. The scope is preserved by I/O Designer so the user can change the the scope of a net on the schematic and the tool will not overwrite it. Обратите внимание еще на последнюю фразу. Если в схеме изменить scope на цепи, то в последующем IOD не будет его менять. В EE2007 больше нет признака local\global scope для Label. Страница 70 [attachment=18151:attachment]
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|