Цитата(gte @ Mar 30 2008, 19:25)
Хорошо. Может есть смысл попробовать остановиться на частоте 312 кГц и использовать ADC Noise Reduction mode в надежде получить суммарный выигрыш.
Реальные отжимания на Меге 8 и Меге 48 показали, что этот ADC Noise Reduction mode при нормально разведенной печатной плате ни к чему не приводит. Шум, производимый ядром явно ниже уровня разрешения АЦП. Если плату развести неправильно, картина, конечно может изменится, но это надо постараться.
Цитата(VBA @ Mar 31 2008, 17:29)
Добрый день, выше было упоминание о режиме ADC NOISE REDUCTION.
Не хочу создавать новую ветку, спрошу здесь.
Когда контроллер спит в этом режиме, останавливается тактовый
сигнал CLKio. А что будет с выходными уровнями портов, которые
были установлены до спящего режима? Он случайно выводы в Z
не переведет? Что то не найду об этом в даташите. Спасибо
Остановка CLK - это не сброс - все регистры останутся в том же состоянии.
Последствия превышения частоты преобразования, ADC ATMega
Mar 31 2008, 15:40
