Рекомендуемая максимальная частота 200 КГц. Если тактировать от 20 МГц, то хотелось бы использовать делитель на 64, получиться 312,5КГц. Кто пробовал использовать АЦП на повышенных частотах?
Интересует, верно ли предположение, что шумы растут пропорционально частоте?

Тоже интересует вопрос. В доках указано, что 15 килосемплов можно получить для полной разрядности в 10 разрядов. Мне, например, хватит и 8. Как тогда определить, что новые данные записались в ADCH? Прерывание ведь, как я понимаю, сгенрится только когда все 10 разрядов сформируются (13,5 тактов).

К сожалению, даташиты от Atmel и по сей день особой ясностью изложения не отличаются. В описании mega8 было указано, что для достижения максимальной точности преобразования частота тактирования ADCдолжна быть в пределах 50-200 kHz. Но если точность некритична, то можно увеличить частоту. И в разделе электрических характеристик верхняя частота приведена - 1 MHz. Для 48-88-168 тоже есть указание, что частоту можно увеличить. Но в электрических характеристиках указано, что верхняя - 200 kHz (но нет замечаний по точности - похоже, просто убран или не вставлен). Полагаю, что для 8 бит вполне можно тактировать от 1 MHz, по аналогии с предыдущими кристаллами...

Если начать повышать частоту преобразования, то начнет врать компаратор АЦП, если понижать, то начнет утекать конденсатор УВХ. Если грубо прикидывать, то при условии, что на 200 кГцах обеспечивается 10 бит, то на 800 кГц при тех же условиях будет 8.

Хорошо. Может есть смысл попробовать остановиться на частоте 312 кГц и использовать ADC Noise Reduction mode в надежде получить суммарный выигрыш.

Эта частота только рекомендуемая, Вы можете использовать ЛЮБУЮ частоту АЦП,
просто у атмела нормированны данные только для 10бит(50-200КГц) и для
8бит (1мГц) при этом никто не мешает использовать частоты между 200 и 1000кГц, c
соответствующей потерей точности(но не разрешающей способности, она ВСЕГДА 10 бит).
Более того, никто не мешает использовать АЦП вобще без делителя, те на полной скорости,
13 тактов clk на преобразование, только это возможно для очень низкоомных сигналов и/или
для очень медленно меняющихся сигналов, ну и сколько значимых бит при этом
останется неизвестно, нужно пробовать

А вот такие вещи предпочитаю не делать. Всетаки указана максимальная частота 1 МГц. С ростом частоты не только точность падает, но и тепловыделение растет.

У меги 88 нормируется только ухудшение абсолютной точности с 2 до 4,5 LSB

Ну если Вы хотите оверсемплинг но не хотите повышенного потребления,
но хотите оверточность....
Потребление вырастет на единицы процентов.

Или это не Вы спрашивали ?

Вот это не понял. Если разрешающая способнсть всегда 10 бит, то что тогда означает точность и как ее оценить (на сколько она упадет от 1000 кГц)? Получается, что все равно надо считывать эти самые 10 бит, просто значение в них будет более "кривое"? И в абсолютных ли значениях? Иными словами, могу ли я утверждать, что "кривость" этого значения будет проявлятся именно в младших 2-х разрядах, тогда как старшие 8 (которые мне и нужны) будут вполне себе точны?

Зачем читать все 10 бит? Взведите бит ADLAR, читайте только ADCH и получите только свои 8 бит.

Вы не так поняли. Я имел в виду, что некорректно использование частот выше 1 МГц.
Изначально вопрос был про 312 КГц.

Дык все-таки вопрос... Кто пробовал реально тактировать 1 МГц и снимать старшие 8 разрядов? Работает?

Я пробовал, работает.

Добрый день, выше было упоминание о режиме ADC NOISE REDUCTION.
Не хочу создавать новую ветку, спрошу здесь.
Когда контроллер спит в этом режиме, останавливается тактовый
сигнал CLKio. А что будет с выходными уровнями портов, которые
были установлены до спящего режима? Он случайно выводы в Z
не переведет? Что то не найду об этом в даташите. Спасибо

На странице 73 описания на Мегу 88 расписаны сигналы портов. При снятии clk io не проходит через синхронизирующие тригера, больше ничего не должно изменяться.

Реальные отжимания на Меге 8 и Меге 48 показали, что этот ADC Noise Reduction mode при нормально разведенной печатной плате ни к чему не приводит. Шум, производимый ядром явно ниже уровня разрешения АЦП. Если плату развести неправильно, картина, конечно может изменится, но это надо постараться.

Остановка CLK - это не сброс - все регистры останутся в том же состоянии.

А на сколько низкоомных?

Ну, наверное очень поздно, но попробую ответить на Ваш вопрос,
краткий ответ заключается в том, чем меньше, тем точнее...результат
Все остальное можно тока считать/оценивать....