компания ARM представила ядро Cortex-M1 для реализации в ПЛИС.
Совместим со всеми основными семействами ПЛИС.


Лично меня заинтересовало два фактора:
1. то что такой гигант как ARM обратил внимание на рынок FPGA. Т.о. рынок embedded-приложений для FPGA по выгодности участия для крупных игроков дорос до сопоставимости с рынком Processor-cores для ASIC. (эхо постепенного отказа малых и средних компаний от ASIC в пользу lowcost-FPGA для относительно малосерийных проектов таки-дошло и до ARM'a)
2. Заявленная производительность в 200МГц. Интересно какая методология оптимизации производительности использовалась, ведь, насколько я знаю ни MicroBlaze, ни NIOS, ни LatticeMico32 не показывают такой производительности (интересует кто постарался больше: маркетологи АRM над красноречивым значением или инженеры ARM над заточкой под архитектуру FPGA).

источник

кхм, вот это

http://www.altera.com/products/ip/processo...&WT.oss=ARM

лежит на альтере уже почти год (если мне память не изменяет). 200МГц на сыклоне и не пахнет.

не знаю архитектуры именно ядра кортекс М1, но если опираться на арм7 то ИМХО один в один микроблейз с 3-х стадийным конвейером (версия 4.х если не ошибаюсь, у более нового 5 ти стадийный конвейер как у ниоса).

ИМХО думаю чудес производительности, особено с большим количеством переферии и мастеров, слейвов ждать не стоит.

и если я правильно понял на ядре стоит AHB (могли бы AXI сделать). По сравнению с ней Avalon Switch Fabric более гибкая архитектура.


ЗЫ. Все вышесказанное ИМХО, гуру поправьте если ошибся

пощупать бы

Видимо по мнению АРМ рынок FPGA достиг такого уровня, что производители будут способны выложить не малые деньги за ядро оптимизированное под FPGA архитектуру. Хотя очень как то сомнительна эта оптимизация, под какую именно, ведь если брать Xilinx FPGA то архитектура SP2 и SP3 отличаются и значительно...

chds
в источнике в перечислении "FPGA Device Compatability" отсутствует Spartan-II.
а все остальные упомянутые Xilinx перечисленные более-менее однородны по архитектуре (SLR16E, MULT18X18, RAMB16K).

т.о. даже если сама оптимизация свелась к адаптированию RTL по XAPP & WhitePappers, сам факт того, что ARM заморочилась этим весьма примечателен.

Part Number:
FA100-KT-30001
Description:
ARM Cortex-M1 FPGA Dev Kit (Cyclone III)
Price:
$2,500.00
IP licensing process, the Cortex-M1 Development Kit ... a 1-year term. The license provides perpetual implementation rights for these designs, and includes a free 1,000 unit royalty grant which can be extended quickly and easily on a pay-as-you-go basis.

А вот у Actel предложение лучше
Cortex-M1 with Actel — Small, Fast, and Free и по тексту сайта тоже написано, что на шару. И даже характеристики приведены:
Cortex-M1 processor operates at up to 68 MHz and can be implemented in as few as 4,410 tiles

Кто нибудь с Actel сталкивался, как у них с софтом и IP core дела обстоят?

des00
насчёт актуальности новости
Видимо меня ввела в заблуждение надпись "Coming Soon Download and evaluate cores ARM Cortex-M1 Processor" тут

vetal
возможно рано или поздно сделают доступ к триал-версии для Syпp!ifу 9.2 , ссылка выше

Ха-ха
На другой странице http://www.actel.com/products/ip/search/detail.aspx?id=652
уже другие данные
Cortex-M1 processor operates at up to 72 MHz and can be implemented in as few as 4,300 tiles

Я пару недель назад купил смешную игрушку на Cortex-M3 (STM32 Primer) за 50$.
http://rocky.digikey.com/scripts/ProductIn...STM3210B-PRIMER

Пробовал играться с Actel-овским CoreConsole и CoreMP7 с год назад. Очень быстро сдался - CoreConsole валилась каждые 5 минут (или чаще), ни одного проекта до конца так и не удалось собрать. Вторая проблема - скорость для ядра CoreMP7 была заявлена просто офигительная - если не ошибаюсь 20-24МГц для ProASIC 3, что никоим образом меня не удовлетворяло.

Теперь к вопросу "на шару" - это все фуфло, бесплатных завтраков не бывает, а сыр - только в мышеловке. Цена кристалла, поддержиающего ARM выше такого-же кристалла, но без поддержки ARM (отличия тоько в Device ID) - вот вам и Royalties.

Скорость, заявленная для ядра Cortex - может и будет 70МГц, но без всякой обвязки-периферии, а кому нужен такой баян. На реальных проектах (по слухам) не удается получить больше 40.

В конце концов бросил я все это, взял Cyclone 3 аж за 10 зеленых тугриков и за 3 дня сделал проект с NIOS с довольно большим набором периферии и использованием только on-chip memory. Проект бежит на частоте 100МГц (точнее 96МГц) почти без затрат на оптимизацию. Уверен что можно выжать и 120-130, но мне просто не надо. Больше возни было с оптимизацией софта, пришлось купить Tasking for NIOS - результаты намного лучще и по скорости и по размеру кода, чем на поставляемом с Quartus Eclips.

Это его основное преимущество - просто поставь и работай. Все что нужно уже есть и подано на блюдечке

Вот и третье ядро анонсировали под Альтеру

http://altera.com/corporate/news_room/rele...?f=hp&k=wn1

Никогда, правда с ядрами Freescale не сталкивался, но сам факт приятен и подтверждает гипотезу, что SoPC (Sytem-on-Programmable-Chip) это серьезно. Дальновидные товарищи уже понимают, что классические микроконтроллеры могут скоро серьезно потесниться циклонами с процессорными ядрышками. Того же NIOSII можно засунуть в 10$ циклон3 несколько ядер, SOPC Builder поддерживает multicore. Плюс аппаратные инструкции и интерфейсы к почти всем видам памяти - вот микроконтроллеры уже и в пролете на маломальски вычислительно сложных приложениях.

Самое интересное в отчете я выделил :
.....The 32-bit V1 ColdFire core for the Cyclone III FPGA family will be available via a free license from IPextreme....

Настоящая революция будет когда цены на fpga упадут до 0.5$@klut в рознице.

по поводу Cortex'ов:

подскажет ли уважаемое сообщество смысл введения нового термина - TMC (Tightly Coupled Memory - плотно упакованная память)?
что именно под этим имеется в виду и ради чего, собственно.

посмотрел по документации на ядро - обычный асинхронный интерфейс к массиву

у ниосов это память, которая ...
Tightly-Coupled
Memory
If you want the performance of cache all the time, put your code or data
in a tightly-coupled memory. Tightly-coupled memory is fast on-chip
memory that bypasses the cache and has guaranteed low latency. Tightlycoupled
memory gives the best memory access performance. You assign
code and data to tightly-coupled memory partitions in the same way as
other memory sections.

думаю у кортексов тоже самое