Открывал этот файл, но там слишком много информации и разных путей. Причем Имена файлов гербер файлов были изменены и пришлоь бы прописывать и их. Проблема в том, что там нет просто пути к папке, где лежат нужные герберы.
А насчет сравнения я соглаен. Но у меня проблема в другом: конечный файл проекта утерян, но остались герберы от него. И задача сравнить именно герберы, чего в менторе, наверное, нет...

В 2007 появилась функция Analysis>Gerber Compare.

GerberOutputFile "EtchLayer1Top.gdo" - ИМЯ ФАЙЛА
..ProcessFile Yes
..FlashPads Yes
..GerberOutputPath "D:\\TEMP\\power_Table\\PCB\\Output\\Gerber\\EtchLayer1Top.gdo" - ПУТЬ К ФАЙЛУ
..HeaderText
...CommentLine "Mentor Graphics Example Gerber Output Definition"
Перечислите все Ваши файлы в данном формате. В чем проблема?

Нужно попробовать. А насчет сравнения герберов, то я пока что в 2005-м...

Помогите, пожалуйста, разобраться в неполадке.
После ручной перемены RefDes-ов в схематике, откомпиллировал и упаковал проект. Но вот при аннотации в E-PCB появляются ошибки:
Common Data Base has been read

Target PDB Name: Work\Layout_Temp\PartsDB.pdb

ERROR: There are no PartsDB partitions from which to extract parts
and the local PartsDB "Work\Layout_Temp\PartsDB.pdb" does not exist.

ERROR: Unable to create local PDB

ERROR: Problem Making Local Parts DataBase

DataBase Load is being terminated with 3 errors and 0 warnings.
Logic Data has NOT been Compiled.

Почему не создается локальная PDB?

Проблема в том, что я вручную изменил символы в ЦБ для других целей и теперь при аннотации возникают ошибки. Как можно оботись без ЦБ для аннотации схемы в PCB?

Сообщение отредактировал G_A_S - May 14 2008, 10:59

Судя по написанному локальная не создается потому, что не видно разделов PDB. У вас вообще ЦБ к проекту платы подключена? Пути поиска разделов PDB включены? ...

У меня такая проблема вылечилась следующим образом:
PCB экспортировал в Ascii (*.HKP).
Затем. Удалил PCB и создал новый, в который импортировал соответствующий Ascii файлы.

ЦБ подключена, да и пути, вроде, все прописаны... непонятно...
Вот подскажите, пожалуйста: можно ли как-нибудь с минимальными усилиями перекинуть измененные RefDes-ы в разводку? Нужно только это.

Не совсем понял вашей проблемы, я меняю рефдесы руками на схеме, потом они такие же остаются на PCB.

Вот именно в этом и заключается проблема... Меняю рефдесы на схеме (DC), а в PCB они остаются прежними. Причем при выборе компонента на схеме, он автоматичеки подсвечивается в РСВ и наоборот. Но вот только рефдесы у них разные... Из-за этой мелочи не могу сдать КД.

Про DC ничего сказать не могу, в DxD c этим все нормально.

1. В DC есть два режима работы, в режиме Instance отображаются реальные RefDes платы.
2. Если вы изменили RefDes на схеме нужно провести упаковку и прямую аннотацию, в результате чего измененные RefDes попадут в нетлист с которым работает плата ( \Pcb\Logic\Netlist.aug) - извращенные PCAD-ом люди, иногда правят прямо в нем

надо 96 виртуальных пина добавить. все стандартно ножка мелкосхемы на два резистора, т.е. звезда.
одно решение знаю, а есть второе - скоростное ?
типа - в CES ввел пин (желательно на все 96 цепей), показал как соединить (тоже по шаблону), в Ехр команда place виртуального пина

Так все таки звезда или выравненные плечи?
Если выравненные плечи, то все просто - от ножки микросхемы до виртуального пина далее в обе стороны равные плечи. Виртуальный пин сам размещается системой чтобы создались равные плечи http://megratec.ru/data/ftp/exp_movie/new/...&route_.avi

Вопросы продолжаются и на этот раз такой вот странный: кто-нибудь может объяснить, почему в части шелкографии экспедишн не является WYSIWYG системой??? Ни в одном пакете не видел такой красоты - правлю шелк, генерим гербер(без разницы есть или нет предварительная генерация шелка), получаем... весь текст в два раза толще заданного, т.е. он просто весь слился. Но ведь на экране с ним все ОК! Т.е. я просто не вижу, что пойдет в гербер и какого оно будет размера. Как бороться?

ЗЫ Фонт не трутайп, строковый.

цепь проц_TI - виртуальный пин далее два резистора идущие на плис и память
выравнивание плеч не важно (цепь звезда), память рядом с процем, а плис у черта на куличках, поэтому пин буду двигать руками для оптимального размещения шины проц-память, а до плис дотяну в одном слое и в плис сделаю своп (конечно в IOD ) под разводку.
думаю выравнять шину проц-виртуальный пин, а затем отдельно независимо выравнить каждую из шин: вир.пин-R1-память и вир.пин-R2-плис

к приведенному фильму обучался еще на match_ branches.avi