Замыкание свободных выводов I/O на GND - Форум разработчиков электроники ELECTRONIX.ru

Wiki

Photo

Forum

Reviews

Help (!)

2 страниц

< 1 2

Замыкание свободных выводов I/O на GND, Обсуждение эффективности такого метода улучшения ЭМС

disel Просмотр профиля	Aug 7 2008, 17:55 Сообщение #16
Знающий Группа: Свой Сообщений: 610 Регистрация: 22-04-05 Пользователь №: 4 410	Цитата(Boris_TS @ Aug 7 2008, 19:42) Не знаю, как по поводу замыкания именно на GND (у CoolRunner II это тоже предусмотрено, причем IO Block можно специально сконфигурировать именно для прямого подключения к земле, как "дополнительная нога земли"). А вот насчет добавления пар питания для FPGA у Xilinx есть весьма точные рекомендации: сколько необходимо дополнительных пар "питания" полученного из IO PIN (если вообще нужны) для обеспечения нормального питания (и decaupling) при "большом" количестве одновременно переключаемых ног в конкретном IO банке. А не подскажите в каком документе об этом у Xilinx написано?

Boris_TS Просмотр профиля	Aug 9 2008, 15:01 Сообщение #17
Злополезный Группа: Свой Сообщений: 608 Регистрация: 19-06-06 Из: Russia Taganrog Пользователь №: 18 188	Цитата(disel @ Aug 7 2008, 21:55) А не подскажите в каком документе об этом у Xilinx написано? К сожелению, не могу подсказать. С час прорылся в документации, но так и не смог вспомнить, в каком документе я это прочитал. По памяти: рядом с таблицей эквикалентного количества пар питания в завичимости от корпуса (для Virtex/-E/-EM и Spartan-2/-2E) написанно было следующее - дополнительная пара питания может быть добыта ("obtain") путем подключения к VCC/GND двух IOB с IOBSTANDART=LVTTL и SLEW=FAST. Возможно, эта запись балы потихонечку удалена в навых версиях Datasheet. Посмотрите XAPP689 - Managing Ground Bounce in Large FPGAs, может в этом документе Вы найдете что-либо полезное.

disel Просмотр профиля	Aug 11 2008, 07:17 Сообщение #18
Знающий Группа: Свой Сообщений: 610 Регистрация: 22-04-05 Пользователь №: 4 410	Цитата(Boris_TS @ Aug 9 2008, 19:01) К сожелению, не могу подсказать. С час прорылся в документации, но так и не смог вспомнить, в каком документе я это прочитал. По памяти: рядом с таблицей эквикалентного количества пар питания в завичимости от корпуса (для Virtex/-E/-EM и Spartan-2/-2E) написанно было следующее - дополнительная пара питания может быть добыта ("obtain") путем подключения к VCC/GND двух IOB с IOBSTANDART=LVTTL и SLEW=FAST. Возможно, эта запись балы потихонечку удалена в навых версиях Datasheet. Посмотрите XAPP689 - Managing Ground Bounce in Large FPGAs, может в этом документе Вы найдете что-либо полезное. Спасибо за наводку. Покопавшись нашёл только в ug331 на стр.143 рекомендацию делать виртуальную землю вокруг входа тактовой.

Boris_TS Просмотр профиля	Apr 10 2009, 08:37 Сообщение #19
Злополезный Группа: Свой Сообщений: 608 Регистрация: 19-06-06 Из: Russia Taganrog Пользователь №: 18 188	Цитата(disel @ Aug 7 2008, 20:55) А не подскажите в каком документе об этом у Xilinx написано? Конечно пошло уже с 10 месяцев,.. но вопрос-то достаточно важный, а было бы хорошо иметь точную ссылку на документ от производителя ПЛИС. Вот случайно наткнулся в WP323 v1.0 на перепевку конкретных рекомендаций, но только для более новых ПЛИС: Цитата(WP323 v1.0, page 5 @ March 28 2008) Second, unused I/O pins can be employed as virtual ground or supply pins. They can be programmed to drive a one or a zero at the highest current drive strength (using PCI™, GTL, or LVTTL24 buffers) and tied to the power or ground planes of the printed circuit board. These pins function as additional power and ground pins, keeping the ground and power bounce under control. These virtual pins can be bypassed in the same manner as power or ground pins

2 страниц

< 1 2

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Стандартный · Переключить на: Линейный · Переключить на: Древовидный

Сейчас: 18th July 2025 - 14:03