Фирма Altera рекомендует свободные пользовательские выводы замыкать на GND печатной платы, а в проекте назначать их как логический "0", для уменьшения ВЧ-шума в ПЛИС. Хотелось бы узнать мнение специалистов по этому вопросу и высказывание тех кто такую методику применяет.

2 McLashow - обсуждения уже велись - воспользуйтесь поиском..
Эдакий экстаракт - в большинстве случаев рекомендации спецов с альтеры верны..

Применяю подобное решение - хуже пока ещё не было. Если есть возможность - делайте, тем более, что это несложно.

Не хуже но помагает не много. Ховард Джонсон сделал студию, можете почитать сдесь:

http://www.commsdesign.com/design_corner/s...cleID=171202360
и
seminar2.techonline.com/s/xilinx_jun0705

Единственое хорошее решение покупать корпус с много пинов для питания/земли.

У нас при установке не используемых выводов на "землю" начинались проблемы сбои в работе плис. Помогло установка выводов как входы в третьем состоянии.

Если есть сбои, то наиболее вероятно, что вы умудрялись на эти выводы наводить что-то серьёзное и они дёргали потенциал земли внутри кристалла. Наблюдал такое только 1 раз на макетке, где от каждого вывода тянулся проводник сантиметров на 10 в сторону.
Предположу, что такое также возможно, если завести на некоторые ножки потенциал из другого "нулевого домена": аналоговую землю, землю с токами мощных ключей, индикаторов и т.п.

А Вы не могли бы поделиться?

2 vechnost
поддерживаю Maverick-а - если у вас есть, слейте куда нибудь ??

Я бы с удовольствием но у меня нету копии, я даже не знаю как скачать такую презентацию с techonline. Регистрирожатся на techonline.com ничего не стоит (free). Извините што не могу помоч.

а потом случай но установить в проектк их в единицу и загрузить плисину последний раз
она не сгорит, но прошиваться не будет
неск раз проверено на 3000а серии

Рекомендация насчет замыкания свободных контактов на землю верна, но надо иметь ввиду следующее:
- Вы должны быть очень внимательны при переконфигурациях
- короткие связи для замыкающих пинов (для висящих длинных линий проявляется свойства антенн
- спокойнее сделать через резисторы входы на VCC тогда Вы вообще ничем не рискуете, а эффект одинаковый, мсм).
PS. Забанили меня, в курилку не пускают. Стоило только сказать про цензуру.

Скорее всего, имеется в виду, что Qii должен замкнуть выводы на землю. Изнутри. ;О) Типа, лог "0". Там даже шкрябочка есть. А сами выходы пусть болтаются. Завтра могут пригодицца.
Бо на вход в HiZ вполне может навестись пол-питания или 50 Гц и получицца вх каскад в линейном режиме. Что есть нехорошо. А больше на них и навестись нечему.
А дополнительно сажать на землю, это как масло маслянное. Смысла нет.

Во всех проектах для МК и ПЛИС всегда все неиспользуемые входы заземляю, а двунаправленные на выход. Дополнительную притяжку к земле считаю излишней.

Это правильно. Лучше пусть болтаются, но с короткими линиями.
Вообще-то все проблемы начинаются с определенной длины линий и высоком входном сопротивлении.

Не знаю, как по поводу замыкания именно на GND (у CoolRunner II это тоже предусмотрено, причем IO Block можно специально сконфигурировать именно для прямого подключения к земле, как "дополнительная нога земли"). А вот насчет добавления пар питания для FPGA у Xilinx есть весьма точные рекомендации: сколько необходимо дополнительных пар "питания" полученного из IO PIN (если вообще нужны) для обеспечения нормального питания (и decaupling) при "большом" количестве одновременно переключаемых ног в конкретном IO банке.

А не подскажите в каком документе об этом у Xilinx написано?

К сожелению, не могу подсказать. С час прорылся в документации, но так и не смог вспомнить, в каком документе я это прочитал.

По памяти: рядом с таблицей эквикалентного количества пар питания в завичимости от корпуса (для Virtex/-E/-EM и Spartan-2/-2E) написанно было следующее - дополнительная пара питания может быть добыта ("obtain") путем подключения к VCC/GND двух IOB с IOBSTANDART=LVTTL и SLEW=FAST.

Возможно, эта запись балы потихонечку удалена в навых версиях Datasheet.

Посмотрите XAPP689 - Managing Ground Bounce in Large FPGAs, может в этом документе Вы найдете что-либо полезное.

Спасибо за наводку. Покопавшись нашёл только в ug331 на стр.143 рекомендацию делать виртуальную землю вокруг входа тактовой.

Конечно пошло уже с 10 месяцев,.. но вопрос-то достаточно важный, а было бы хорошо иметь точную ссылку на документ от производителя ПЛИС. Вот случайно наткнулся в WP323 v1.0 на перепевку конкретных рекомендаций, но только для более новых ПЛИС: