Здравствуйте!

Не подскажете лежит ли где-то в свободном доступе или в закромах тулза, которая может проверять DFT правила на РТЛ уровне.
Что-то наподобие:


Как вы проверяете DFT правила до синтеза?

Заранее спасибо.

Пишу отдельный простой тест-кейс на Verilog/VHDL .

Сообщение отредактировал xdan - Sep 26 2008, 17:41

-=Vitaly=-
а не проще ли сразу писать с учётом DFT?
..дабы не выполнять потом двойную работу

xdan
ух ты!! а это как??))

Да я то пишу в принципе с учетом на тест, но иногда мне приходится работать с кусками чужого кода и неплохо было бы сразу видеть где уже есть проблема.

Если у вас под рукой есть Design Compiler и плюс DFT Compiler. То вы сможете делать и с DFT Compiler ом. DFT Compiler вам найдет все ошибки и сможет даже найти решение для типичных ошибок. И даже ковередж сможет сказать.

Да это хорошее решение, я принципе пока так и делаю, только в Каденсовском RC Компайлере, просто в таком случае назначение вышеупомянутой мною тулзы - непонятно.