Добрый день, Всеуважаемый ALL!

Есть кристалл Altera Cyclone II. Его необходимо обучить передавать данные по Gigabit Ethernet без использования внешнего контроллера Ethernet, т.е. используя только внешний Ethernet трансивер.

Есть ли у кого опыт подобной разработки? Какие могут быть подводные камни и проблемы? Какое коре лучше попробовать для начала?

На сайте альтеры есть магазин IP-корок, и там представлены корки гигабитного Ethernet. О цене я даже предполагать не берусь. Так вот, в описании корки от MorethanIP есть таблица, где указано, что данная корка работает как на Stratix, так и на Cyclone (Cyclone II, значит, тем более потянет). Где раздобыть эту корку, не знаю, может у самого MorethanIP попросить.
Но есть и другая корка - от Mentor Graphics, правда в описании на сайте для нее нет варианта реализации на Cyclone. Но, даже так - НО! - но у нее есть другой ОГРОМНЫЙ плюс - эта корка, благодаря самоотверженному труду некоторых почетных участников данного форума, имеется в местном хранилище. Ее-то я и советую Вам использовать. Вполне возможно, что Cyclone II ее потянет, правда, наверное, желательно speed grade брать повыше. Просьба поделиться потом впечатлениями и результатом.

И еще у меня вопрос - каким трансивером Gigabit Ethernet пользуетесь, или еще только на стадии выбора?

Собираюсь делать такую штучку на Cyclone II и dp83865.
MAC свой, упрощенный для скоростной передачи данных,
без полноценной поддержки сети. По предварительным
оценкам быстродействия хватает, но до "железа"
дело еще не дошло.

Интересно, а на какой скорости GigabitEth MAC должен общаться с PHY?
Если память не врет, у 100, это 25ГЦ, значит (возможно!) надо 250МГц. Мда-а в притык.
Или может там количество линий MAC <-> больше?

Интерфейс GMII 125 МГц 8 бит

Ну тут все просто. Поставили Marvell Alaska, он есть многоцелевой трансивер на весь набор стандартов 802.3 Сам чип очень понравился. Заработал с первого раза, очень прост в управлении. К стати, у нас получилось из Virtex4 FX20 выпихнуть в Ethernet около 123MBytes/s по обыкновенному 100MBit CAT5 кабелю 3-х метровой длинны. Ошибок в первом приближении не было, environment - просто офисное помещение. Короче, впечатления от Xilinx + Gigabit Ethernet просто самые хорошие Теперь то же самое надо прикрутить к Cyclone II

Впечатлениями от обязательно поделюсь. В первом приближении собираюсь воспользоваться коркой от Mentor Graphics, потому как MorethanIP врядли доставаемы на попробовать.

to v_mirgorodsky

А какой коркой если не секрет пользовались на Xilinx или в Virtex4 использовали встроенное MAC ядро. И еще вопрос, поскольку мы до
физического воплощения Gigabit Ethernet так и не дошди, какая и насколько
сложная аналоговая обвязка нужна после микрухи PHY до непосредственно
разъема под кабель.

а не подскажете ли где именно искать GbE корку от Ментора?

сенкс...

MAC использовали встроенный. Мы взяли схему Xilinx ML401 и тупо срисовали от туда Смысла придумывать велосипед нет, к тому же если есть возможность с ним ошибиться. На самом деле от PHY до разьема надо сигнальные линии обвязывать резисторами. У нас стоит разьем со встроенным трасформатором, потому отдельно трансформатор был нам не нужен. Больше никакой обвязки нет. Главное, чтобы дорожки были выровнены по длинне и разведены с 50 омным импедансом.

to v_mirgorodsky

Если можно дайте ссылку на тип разъема с трансформатором (part number
,производитель или на сайт производителя). И еще вопрос если не секрет
порядок стоимости такой штуки. Возможно придется делать, а опыта кроме общих знаний - ноль.

Разьем стоит до $10, PHY, при партиях порядка 100 штук, тоже около $10. Таким образом, Ethernet обвязка на плате обойдется Вам в $20-$22. Можно попытаться сэкономить, но это будет уже проблематично.

Разьем - HFJ11-1G01E производитель

to v_mirgorodsky

Держит Marvell Alaska PHY минусовую температуру?
Если не влом, можете прислать даташит от него?

Минусовую температуру Marvel не держит. Даташит прислать, к сожалению, не могу.

Сэнькс. Ну, раз минус не держит, тогда и фиг с ним.
Мне то нужно найти PHY на минус...

Утянул корку от MG для Ethernet и думал - будет мне счастье Однако в реальной жизни все оказалось намного хуже. Со старта корка заточена исключительно под ASIC. При компиляции занимает порядка 2.5 тысяч макроячеек и на гигабите реально не работает, т.к. максимальная частота по TX и RX интерфейсам составляет меньше 100MHz в EP2C20F484C8, при необходимых 125MHz. Синтезировал Synplify 8.2, раскладывал Quartus 5.0 SP1.

После получения такого результата пошел разбираться с исходниками сего чуда. Слов нет, одни выражения. И все не цензурные При генерации одного из модулей Synplify сгенерил FSM, смотрю исходник - куча регистров, логики и ничего похожего ее описание. Имена переменных в основном 4-х символьные, формируемые по следующему принципу - Data Transmit Ready Signal => dtrs. И так везде

Конечно, наличие (условно ) рабочих исходников облегчит написание собственного ядра, но работы для рук все равно очень много.