Есть ли у кого нибудь опыт JTAG тестирования плат с установленным кристалом(и) Virtex4

А чем именно Virtex4 отличается от всех остальных? Что-то есть особенное?

А что означает тестирование ?
Если проверку цепей между ПЛИС - то нет.
Если проверку проекта внутри ПЛИС с помощью ChipScope - то да.

На выставке (какой не помню) был красивый стенд фирмы Jtag-Technologies (http://www.jtag-technologies.ru) их продукты позволяют делать переферийное сканирование, в принципе как они обьясняли в этом вся фишка и есть их продукции + быстрые модули ввода-вывода ихнего-же производства. Мы рассматривали данную технологию в качестве альтернативы летающим щупам, но остановились почему-то именно последнем варианте :-)

Речь идет о тестировании (прозвонке) платы с установленной ПЛИС. Вопрс следующий:
Для работы тестового оборудования надо использовать пины PROG_B_0 и PWRDWN_B_0 . Про пин PWRDWN_B_0 вообще написано
Active Low power-down pin (unsupported). Driving this pin Low can
adversely affect device operation and configuration. PWRDWN_B is internally
pulled High, which is its default state. It does not require an external pull-up.
Do not connect this pin—leave floating. (UG075.pdf)
Не повредит ли это микросхеме? И какя должна быть схема включения этих пинов.?