Вопрос о том где нужно - филосовский. Для меня просто не понятно - почему удалять можно скопом, а добавлять по одному.
PS. Я без интузиазма воспринял отказ от проекта-файла БД при переходе от Protel99SE к DXP. Библиотеки поэтому мне нравяться быльше интегрированные. И соответственно "набивать" их лучше "под завязку". У меняя есть компоненты с 12 посадочными местами. А вот выбор нужного логичнеее делать на схеме. В этом я с Вами полностью согласен :-).

У меня было и больше. Но потом забываешь какое посадочное место из доступных нужно конкретно в данном проекте именно для этого элементы выбрать. Приходится лезть в PDF и ставить в ручную. Вероятность правильно сделать нужную операцию высока.

Поэтому сейчас вообще в библиотеки не подключаю посадочных мест как таковых. Все через базу делаю. Там ссылка на конкретное изображение на схеме и нужное посадочное место в соответствии с названием компонента, описанием PDF, и выбранным стандартом по IPС.

Вероятность ошибки тоже конечно есть. Но если база проверена--- о значительно меньше. По крайней мере для каждого проекта не нужно делать полностью для всех элементов.

Я имел ввиду, что 12 посадочных мест для копмонента в одном корпусе :-) (для ДПП, ОПП, разное положение корпуса и т.д.) Сам корпус выбираеться путЁм выбора "правильного элемента" (по маркировке) для схемы, а вот "по плате" выбирается подходящее для него посадочое место (например, электролит заваленный налево или направо от плоскости выводов).

Вообщето от положения посадочного место его размер не меняется

ну не всякий электролит " завалишь", а только тот где длина выводов позволяет
Во вторых при"заваливании" появляются крепежные PAD
В третьих никто не мешает подвигать или поменять местами PAD в существующем корпусе, что в селом идентично выбор другого вида расположения посадочного места

не совсем так!
Pin Group - эквивалентность пинов, если например в 1-ой и 2-ой ячейке имеются по 2 эквивалентных пина, например входные, то их стоит здесь пометить In1 в первой ячейке и In2 во второй, так программа отличит одинаковые пины внутри гейта и не спутает их между гейтами.
Part Group - эквивалентные ячейки, тут вроде сложностей нет,
Part Sequence - эквивалентные пины в разных ячейках...это используется при замене гейтов. Для тех же 2-х входных пинов в одинаковых ячейках надо поставить, например, In для всех ячеек!

Если запутанно объяснил, извиняйте, только из отпуска....Если не получается выложите скрин вашего компонента, прокометирую...


естественно! Вы же сначала рисовали символ! инфа о номерации от туда идет, а следовательно и меняться значение Part Group будет сразу для всей ячейки! по другому никак...Зачем вы это делаете? ваша задача наверняка проще решается...

Выскажу общие впечатления:

Ндааа... время идет, алтиум не меняется.

ПСБ редактор становится только хуже. Interactive route, который более менее работал нормально морфировали в нечто, которое работает мягко говря неудобно. Постоянно приходится убирать куски трасс длиною 0.001 мм, шары и прочие мелкие куски, которые алтиум подрисовывает, если трасса идет не по сетке. Это просто гибель.
Ошибки заливки не исчезли, о которых я писал дважды за последние два года. Виа все еще перетаскивать нельзя с выдержкой углов, зато появились красивые безумные режимы, которые так чудесно расписаны в демках и которые в реальности бесполезные абсолютно при ручной разводке. Если делать как они, то потом много приходится править, убирать мусор за смартроутом. Push и Hug-n-Push красивые случайные узоры вырисовывает пр%

Наверное. По сравнению с 6.9 добавлено только вроде Hug-n-Push.

Остальное было. И осколки трасс как раньше убирались так и теперь убираются.
А что при переходе с одной сетки на другую могут появится-- ну так что делать. Хошь не хошь-огрызок должен быть. Я не знаю другой аппроксимации, кроме соединения таких узлов трасс "огрызком". Можно его выбросить-тогда DRC будет ругаться.


Но то что степень изменений снизилась в очередных Update. то есть такое.

А как по-другому то?
Да, не очень приятный момент. Я обычно развожу платы вручную и в какой-то момент вместо одной дорожки их становится несколько друг над другом. Бывало от трех до пяти. Рисунок прилагаю. Еще каким-то непонятным образом пропадают некоторые виа. Галочка Remove Loops снята и тут вроде не причем, потому что пропадает там где соединяется единственной дорожкой. Дорожки остаются а виа пропадает рисунок тоже прилагаю. Грешу на себя, наверно где-то что-то делаю не так. Только что не понимаю.

Переходное отверстие пропадает в случае, когда подходящий к нему огрызок (как на скриншоте) целиком находится на площадке отверстия (точнее сказать координаты начала и конца проводника). Иногда, если к отверстию подходят проводники в других слоях, оно не исчезает при подсоединении проводника таким образом. Дублированные проводники обнаруживал на одной из плат, которую доделывал за другим товарищем, посчитал его косяком.

Не только скрин выложу, но и фрагмент проекта. Т.к. очень интересно, как это все работает (если работает).

Значит так, на схеме 4 компонента, которые имеют parts. С одним из них (D17, резисторная сборка) проблем нет, все работает. Полагаю, потому, что каждая часть имеет свой символ. Т.е. есть явно указанные (при создании компонента) части. А вот микрухи выполнены так, что все части в одном символе, т.е. явных part'ов нет. И с ними ничего не выходит.

Попутно еще два вопроса.

1. Как видно, на ПП есть нарушение - это нарушение Component Clearance. Хотя расстояние между D12 и разъемом большое и никакого нарушения в реале нет, программа, тем не менее, его обнаруживает. Это происходит из-за того, что программа проверят зазор не по контурам компонентов, а по ортогонально ориентированным прямоугольникам, в коротые вписана вся графика компонента. В версиях 6.х и ранее был выбор в правилах, как чекать зазор, и выставив Full режим, можно было добиться того, чтобы проверка шла по контурам. И все было хорошо. Тут же это место в правилах изменено, какое-то нафиг не нужное 3D стоит, и проблемы избежать не удается. Видимо, что-то тут в логике поменяли, прежный вариант с Full Check тоже должен как-то остаться. Как до него добраться? Или что надо сделать, чтобы избавиться от этого нарушения?

2. На ПП есть Room, в который вписана микруха. Для этого Room'а задано отдельное правило по Clearance. Но в списке правил это правило выделено красным, не нравится что-то программе, и при закрытии диалога Rules тоже выдается предупреждение, что правило неверно задано. В чем неверность, не могу понять (на выражение ругается, но в выражении ошибки нет). В 6.х все это всегда работало.

Спасибо.

...

Я писал об этом когда данный Update появился.
Пришлось переделывать Component Body и правила



Правила у меня не ругаются. На плате зелень асе потомуже первому пункт.
Новые правила подставленные по умолчанию cOMPONENT BODY Это описанныепрямоуглбники. Ghv повороте на 45 градусов они по крайним углам считаютс. Это таже бяка, что нет поодержки 6.9.
Я уже выскзывался нехорошо по этому поводу. Решить можно только созданнием полноценной 3D модели. Заставляют черти перейти.


По поводу плохого самого правила, так во вложении его нет. Похоже не сохраняет неверные. У мене все разрешены


AP0138 Pin and Part Swapping with Dynamic Net Assignment
Не задана Pin Group

А так, как было раньше - одно нажатие левой кнопки мыши трасса закрепляется на прямом участке траектории, если даже не по сетке. Никаких соплей не остается. А теперь если курсор в сетку не попадает - появляется сопля. Причем не всегда так получается, иногда как прежде. Пока набираю статистику при каких режимах подобные вещи происходят.

>>Становится очень интересно...А что должно по вашему меняться и в каких компонентах...а то глядя на фрагмент проекта, все становится еще более запутанно...



>>согласен, проблемс! Написал об этом разработчикам!



>>не вижу некорректных правил...а что вы писали там?

Все просто. В микросхеме D13 есть 8 гейтов. У каждого гейта вход A, выход Y. Хочется, чтобы гейты (parts) можно было менять на ПП.

У микросхем D14, D15, 4 гейта - каждый гейт имеет три вывода: вход, выход, и OE (Output Enable), соответствие пинов гейтам - по номерам в названии пинов (на символе). Цель та же.

В обоих случаях пытался делать всяко разно, но результата положительного не добился. AP0138 Pin and Part Swapping with Dynamic Net Assignment внимательно читал, делал по аналогии. Насколько понял, программа не может из этих символов понять, какие пины относятся к каким гейтам. В случае компонента, заданого отдельными part'ами, такой проблемы у программы нет, и все свопится на ура.


Ну как же? Вот правило Electical->Clearance: DiffDrvClearance, в нем есть выражения "TouchesRoom(DiffDrvRoom)". Что-то программе тут не нравится - само имя правила выделено красным, и при закрытии окна выдается сообщение:

Так в Altium сделать не получится! Ведь в столбце Part№ у этого компонента везде написано 1...т.е. он думает это все один гейт, т.е. он будет менять гейты, если только они разными символами нарисованы...в P-CAD так тоже нельзя было...

По поводу второго вопроса у меня правило корректно читается...см. рис, при этом ругается на правило по отверстиям...