Добрый день.

Вопрос такой.
Допустим есть синхронный триггер, защелкивающий данные по тактовому сигналу T1. Сигнал с выхода T1 через различную комбинационную логику идет на входы данных других синхронных триггеров. Допустим этих триггеров десять штук (T2-T11).
Какова наилучшая схема соединения инстов, чтобы прошивка работала на максимально возможной тактовой частоте?
То есть, можно ли просто соединить выход с входами?
Или надо разветвить сигнал через промежуточные триггеры?
Вопрос так же актуален для регистров.

И можете посоветовать какую-нибудь литературу по особенностям проектирования под ПЛИС (именно по особенностям структуры ПЛИС и максимизации эффективности прошивки, а не по языкам описания).

ЗЫ. В разработке под ПЛИС новичок.

Заранее спасибо.