Появилась необходимость разработки многоканального осциллографа на базе ПЛИС, основной функцией которого является просмотр временных задержек цифровых сигналов.
Например,возникла проблема : при подключении к микроконтроллеру внешней памяти при цикле записи данные в памяти не сохраняются. На осциллографе просматриваем шины управления,адреса и данных и выявляем соответствия с указанными задержками в даташите памяти.
Подскажите структурную схему устройства и тонкости реализации,уровни исследуемых сигналов +5В,в наличии есть ПЛИС серии Max3000 EPM3128ATC100-10 - подойдет ли такая, ориентируемое число -каналов - 8(хватит ли?).Надо ли ставить преобразователь уровней,ПЛИС питается от 3.3 , хотя в даташите заявлен диапазон входных напряжений до 5.75 В?
Заранее благодарен.

С точки зрения сигналов тут проблем нет EPM3128ATC100-10 толерантна +5В т.е. на ее входы сигналы 5В подавать можно. Но куда вы собираетесь складывать осциллограмы и каким образом их потом смотреть. В этих PLD внутренней памяти нет и тригеров там всего ровно 128, т.е. для 8-ми каналов вы можете получить максимальную глубину 16 отсчетов, и это еще без всякого обрамления.
Вот на FPGA (типа XILINX Spartan3 или ALTERA Cyclone) это реализовать можно, там есть блочная память куда можно сливать осциллограмы.

но можно сделать делитель опорной частоты/синхронный реверсивный счетчик адреса/компаратор адреса/пусковой триггер-детектор + внешняя SRAM + мелкий контроллер для управления, намного дешевле всяких спартанов/циклонов.

Сообщение отредактировал ukpyr - Nov 27 2008, 13:20

Конечно можно, кто бы спорил. Просто вопрос то был, сделать осциллограф на EPM3128ATC100-10.
Правда есть некие сомнения по поводу быстродействия, т.к. предполагается мерить задержки между сигналами, а это, наверное, с точностью 10 - 20нс, успеет такая конфигурация сливать во внешнюю SRAM - это еще вопрос.

Есть K6R4008V1D - статическая память с временем доступа 10 нс


А зачем контроллер для управления,нельзя чтобы эту роль выполняла сама ПЛИС?

Я так понимаю это уже будет логический анализатор.
или вы хотите использовать для каждого канала АЦП ?

Подобные проекты уже есть. к примеру
http://www.opencores.org/projects.cgi/web/...ascope/overview
или
http://www.opencores.org/projects.cgi/web/log_anal/overview

более того, если вам нужно мерить только задержки между сигналами, то можно сделать некоторую схему, которая будет сообщать только колличество тактов прошедших с между определенными значениями уровней на тех или иных каналах. так можно будет избежать использование памяти, хотнализ результатов и эксплуатация и усложняется.

Да,будет логический анализатор. Насчет идеи по подсчету задержек-спасибо.

Посмотрите конструкцию по ссылке:

http://storonoy.by.ru/LogicAn/LogicAn.html

Вам уже посоветовали использовать FPGA (типа XILINX Spartan3 или ALTERA Cyclone) - могу только присоединиться к этому совету.
EPM3128ATC100-10 :
1) 128 ячеек это очень мало для осциллографа (даже с вешней памятью). Если задержки большие (минуты), то даже в варианте простого счетчика может не хватить ячеек.
2) Тактовая частота будет небольшая следовательно мало отсчетов и низкая точность.

Делал я такое - см. статейку у меня на сайте...
Самое интересное в этом деле - сделать сжатие информации.
А еще можно сделать "линзу", те отдельную область памями и в нее писать примерно в 5-10 раз чаще, чем в остальное время. Это поможет смотреть и большие по времени диаграммы и в нужные места, например на фронтах, записывать более подробные "сюжеты"...
Удачи.

Это будет намного дороже. Даже если тупо посчитать стоимость м/сх, без учета разработки схем этого всего, разводки платы, сборки и пр.

Можно ли будет это все организовать на базе ПЛИС?

Да. Насколько я догадываюсь, следующий вопрос будет 'на базе какой конкретно'? Вы уж ТЗ полностью огласите

"ТЗ" уже было озвучено.

EPM3128 не самый удачный выбор для этого дела.
Хватит ли вам 8 каналов? Это кому вопрос?
Преобразователь уровней и вообще буфер перед ПЛИС очень желателен.

Не до конца.

1. Какая скорость оцифровки нужна?
2. Какая емкость буффера накопления?