Появилась необходимость разработки многоканального осциллографа на базе ПЛИС, основной функцией которого является просмотр временных задержек цифровых сигналов.
Например,возникла проблема : при подключении к микроконтроллеру внешней памяти при цикле записи данные в памяти не сохраняются. На осциллографе просматриваем шины управления,адреса и данных и выявляем соответствия с указанными задержками в даташите памяти.
Подскажите структурную схему устройства и тонкости реализации,уровни исследуемых сигналов +5В,в наличии есть ПЛИС серии Max3000 EPM3128ATC100-10 - подойдет ли такая, ориентируемое число -каналов - 8(хватит ли?).Надо ли ставить преобразователь уровней,ПЛИС питается от 3.3 , хотя в даташите заявлен диапазон входных напряжений до 5.75 В?
Заранее благодарен.

С точки зрения сигналов тут проблем нет EPM3128ATC100-10 толерантна +5В т.е. на ее входы сигналы 5В подавать можно. Но куда вы собираетесь складывать осциллограмы и каким образом их потом смотреть. В этих PLD внутренней памяти нет и тригеров там всего ровно 128, т.е. для 8-ми каналов вы можете получить максимальную глубину 16 отсчетов, и это еще без всякого обрамления.
Вот на FPGA (типа XILINX Spartan3 или ALTERA Cyclone) это реализовать можно, там есть блочная память куда можно сливать осциллограмы.

но можно сделать делитель опорной частоты/синхронный реверсивный счетчик адреса/компаратор адреса/пусковой триггер-детектор + внешняя SRAM + мелкий контроллер для управления, намного дешевле всяких спартанов/циклонов.

Конечно можно, кто бы спорил. Просто вопрос то был, сделать осциллограф на EPM3128ATC100-10.
Правда есть некие сомнения по поводу быстродействия, т.к. предполагается мерить задержки между сигналами, а это, наверное, с точностью 10 - 20нс, успеет такая конфигурация сливать во внешнюю SRAM - это еще вопрос.

Есть K6R4008V1D - статическая память с временем доступа 10 нс


А зачем контроллер для управления,нельзя чтобы эту роль выполняла сама ПЛИС?

Я так понимаю это уже будет логический анализатор.
или вы хотите использовать для каждого канала АЦП ?

Подобные проекты уже есть. к примеру
http://www.opencores.org/projects.cgi/web/...ascope/overview
или
http://www.opencores.org/projects.cgi/web/log_anal/overview

более того, если вам нужно мерить только задержки между сигналами, то можно сделать некоторую схему, которая будет сообщать только колличество тактов прошедших с между определенными значениями уровней на тех или иных каналах. так можно будет избежать использование памяти, хотнализ результатов и эксплуатация и усложняется.

Да,будет логический анализатор. Насчет идеи по подсчету задержек-спасибо.

Посмотрите конструкцию по ссылке:

http://storonoy.by.ru/LogicAn/LogicAn.html

Вам уже посоветовали использовать FPGA (типа XILINX Spartan3 или ALTERA Cyclone) - могу только присоединиться к этому совету.
EPM3128ATC100-10 :
1) 128 ячеек это очень мало для осциллографа (даже с вешней памятью). Если задержки большие (минуты), то даже в варианте простого счетчика может не хватить ячеек.
2) Тактовая частота будет небольшая следовательно мало отсчетов и низкая точность.

Делал я такое - см. статейку у меня на сайте...
Самое интересное в этом деле - сделать сжатие информации.
А еще можно сделать "линзу", те отдельную область памями и в нее писать примерно в 5-10 раз чаще, чем в остальное время. Это поможет смотреть и большие по времени диаграммы и в нужные места, например на фронтах, записывать более подробные "сюжеты"...
Удачи.

Это будет намного дороже. Даже если тупо посчитать стоимость м/сх, без учета разработки схем этого всего, разводки платы, сборки и пр.

Можно ли будет это все организовать на базе ПЛИС?

Да. Насколько я догадываюсь, следующий вопрос будет 'на базе какой конкретно'? Вы уж ТЗ полностью огласите

"ТЗ" уже было озвучено.

EPM3128 не самый удачный выбор для этого дела.
Хватит ли вам 8 каналов? Это кому вопрос?
Преобразователь уровней и вообще буфер перед ПЛИС очень желателен.

Не до конца.

1. Какая скорость оцифровки нужна?
2. Какая емкость буффера накопления?

Это все такие мелочи. Ну кого они интересуют?
Самое главное требование выставлено

Ну тогда так и надо было писать:

Есть EPM3128ATC100-10, что можно из нее сделать?

Планируется мерять задержки с точностью до десятков нсек,емкость буфера накопления 512кБ.


Не совсем так Задача кокретная,да и ПЛИС имеющаяся в наличии тоже одна,а вот можно ли на ней релизовать поставленную задачу?
И тогда вопрос по ходу - все рекомендуют циклон - а по поводу прошивки ПЗУ с которой она должна грузиться - поскажите каким образом это реализуется.Спасибо.


А "не самый удачный выбор" - это все в том же плане быстродействия? Вопрос про количество каналос,согласен,действительно мне .

Угу, исходя из требуемого объема памяти ОЗУ должно быть внешнее. Если не применять никаких мер по упаковке отсчетов, и задавать частоту сэмплирования внешним генератором, то ресурсов CPLDки (128 тригеров) на счетчик и входной регистр хватит. Надо посчитать, хватит ли ног у CPLD и сделать схему. Какая получится частота Altera'овский софт сам скажет
Да, но в притык. Надо пробовать

В DS на Циклон все подробно описано

Очень трудно что-то ответить, поскольку вопрос до конца не сформулирован.
Точность задержки определяет только максимальную частоту отсчетов.
А каковы максимальные задержки, которые надо будет измерять?
У вас 8 каналов, это значит 8 счетчиков задержки? Если по 10 бит на счетчик, это уже
впритык. Или вы предполагаете сразу все лить во внешнюю память, а "там разберемся"?
Каков интерфейс вашей CPLD с внешним миром (с устройством отображения)?
На это ведь тоже нужны ресурсы (пины и селл-ы).
В общем, ничего не понятно, но большой жизненный опыт мне подсказывает, что
задача уложить все в данную плиску имеет не столько практический
сколько садомазохический смысл

Какие счетчики, какие каналы ?! При заявленных скоростях в этой плиске можно собрать счетчик максимум до 2х (ну может чуть больше )



Только так, на внутренюю обработку не хватит ни ресурсов ни быстродействия



100%

Планирую чтобы ПЛИС только управляла памятью,а данные шли сразу в память,ну а потом через контроллер на комп.Опыт в ПЛИС не имею,поэтому и спросил про реализацию проекта на базе того,что есть. А про "садомазохизм" - могли бы пояснить ?

Про максимальную задержку между сигналами вы так и не сознались
Ладно, будем вас пытать постепенно.
А что будет являться сигналом для начала записи? Кто этот сигнал формирует?
Если считать, что такой сигнал поступает "снаружи", то тогда на плис ложится обязанность наращивать адрес и транслировать данные? А может, и транслировать не надо? Пусть они прямо идут на память.
Тогда плис заменяет обычный счетчик адреса. И тогда всего будет хватать.
Но это не интересный вариант.


Под садомазохизмом я имел в виду ситуацию, когда с помощью усилий коллективного интеллекта всего форума пытаются реализовать триггер на базе двух электромагнитных релюшек.
Просто потому что "они есть в хозяйстве и их надо куда-то пристроить, т.к. выбросить жалко"
Если есть серьезная и интересная задача, то обычно сначала её четко формулируют, а потом подбирают элементную базу для её решения.
Так вы можете сформулировать задачу?
Что должна делать ПЛИСка?
Список входных сигналов, список выходных сигналов, временные характеристики сигналов.
Сложность не в том, что у вас нет опыта работы с ПЛИС, а в том,
что вы не знаете, что вы от неё хотите.
Или знаете, но не можете четко сформулировать.

Нужно устройство,которое позволяло бы просматривать осциллограммы цифровых сигналов,с возможностью масштабирования по времени,просмотру выбранны.
Объектом является микроконтроллер Atmega16 + любая периферия,которую можно к нему подцепить (память,LCD,шаговый двигатель и т.п.) для просмотра всех сигналов на экране компьютера или графического дисплея на предмет соответвия с даташитом всех временных задержек.
Ну а если пока изъясняюсь доступно,то насчет сигнал "старта" - нажатие кнопки на выполнение команды микроконтроллером (запись в память,вывод символа на дисплей и т.д.) .
Принцип работы я представлял себе так - "щупы" прибора поключены непосредственно к шине данных памяти через ключи,ПЛИС выполняет роль контроллера памяти,коммутатора замыкающего по сигналу "старта" ключи на ШД памяти,а также ПЛИС выполяла бы роль интерфейса для передачи данных на графический дисплей,или комп.

Про временнЫе ограничения на сигналы вы не сознались уже во второй раз.

Так все-таки на компьютере или на ЖКИ? Это "две большие разницы".
Тип ЖКИ и интерфейс с компутером опять остался в тумане..
Относительно возможности подключения шагового двигателя - произвело сильное впечатление.
Долго думал, где тут место двигателю.. Может, развертку изображения организовать механическую, как в первых телевизорах


Относительно интерфейса - уже сомнительно относительно укладывания в имеющуюся ПЛИС.

Из тех вариантов подключения переферии про которые я упоминал максимальные задержки составляют не более 600 нс


Ну а если для связи с компом будет использоваться отдельный контроллер,а пор LCD пока забыть?

Вы недавно писали, что запуск осциллографа на запись данных в ОЗУ будет происходить от кнопки.
Правильно ли я понял, что от момента нажатия на кнопку максимальная запись ограничена временем 600нс. Т.е. на частоте 100 мгц у нас около 60 отсчетов на канал? Или синхронизация все-таки более
сложная, чем "от кнопки"?
P.S. Честно говоря, я устал вытягивать из вас подробности вашей конструкции.
Зачем было спрашивать, если вы и сами не знаете толком, что хотите?..
Короче, ухожу в туман, пусть вас пытает кто-то более терпеливый. Sorry.

Отвечаю- не более 600нс.

jovanny
Посмотрите темы:
Пытаемся сделать осциллограф сами
Сделал осциллограф дешевле $30

Если максимум 600нс то зачем 512К ? Чтобы с пикосекундным разрешением сохранять?

Да нет конечно,такая под рукой оказалась

Здравствуйте, меня тоже интересует данная тема. Подскажите пожалуйста FPGA и SRAM с которыми можно получить скорость записи порядка 250 мегавыборок.

Любая современная FPGA и SRAM.

А нельзя ли по конкретней? Сколько не искал, SRAM попадалась с задержками 10нс и более, разве что есть некая pipeline burst synchronous SRAM 3,5 нс, но непредставляю как ей управлять.

А если таких поставить по всем 4-ём сторонам ПЛИС и организовать конвеер? :-)

SRAM есть и 7нс, но это ни к чему. Берём самый ширпотреб допустим 10нс. Ставим допустим 2шт. по 16 бит да в параллель, пишем 32 разряда на 100МНz, итого сохраняем 400 мегасэмплов с 8-ми битного АЦП. А для 250MSa/s достаточно сохранять на 62.5MHz. Скока сраму надо-то?


Кстати у SRAM 10нс это цикл чтения, в котором самый тормозной процесс разрешение выхода. С записью, да если подряд по всем адресам, когда чип постоянно выбран, можно и быстрее чуть не в 2 раза уложиться. Но все равно лучше не злоупотреблять, а честно увеличить ширину данных.

Сомневаюсь что такой вариант прокатит, по крайней мере в плане разводки платы нереально сделать на такие частоты.


Т.е. пока 32 бита не заполнятся, хранить их в каком-нибудь промежуточном регистре, потом переключиться на другой регистр и записать в ОЗУ только что заполненный?
Вроде есть ОЗУ с задержками 0.8 нс...

Какой еще регирстр? Промежуточный. Даже 2.
У тебя же FPGA. Уже "всё включено".

Не надо страдать фигней, нужно просто купить недорогой DSO с большим объемом памяти. Навскидку - Rigol DS1102E/1052E, Uni-T UT2102C, они стоят около $1000, и при этом решают еще кучу других задач. За чуть большие деньги можно купить, скажем, Rigol DS1062CD, у него в нагрузку пусть и примитивный, но 16-канальный 200 МГц логический анализатор.
Разработка даже примитивного заменителя выйдет себе дороже.

Уважаемые коллеги, не кажется ли вам, что автор топика, которому для отладки "микроконтроллер Atmega16 + любая периферия...шаговый двигатель и т.п." понадобился логический анализатор, будет не в состоянии соорудить что-либо на ПЛИС и уж тем более на ФПГА.

Все так дружно повелись на тему самопального анализатора, между тем как давно известно: лучший анализатор - собственная голова.

к автору: дружище, у тебя хоть какой-то осциллограф есть?

Развею все недомолвки -я студент, логический аназатор -тема моего диплома.Поэтому покупать девайсы - для меня не совсем удачная идея,а изучать ПЛИС начал только недавно...

Посмотрите IDT, CYPRESS. С ходу пару-тройку десятков наименований найдете.